• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2006년 학술대회 논문집 정보 및 제어부문
• /
• pp.485-487
• /
• 2006

This paper describes a frequency synthesizer designed in a $0.25{\mu}m$ CMOS technology for using local oscillators for the IF stages. The design is focused mainly on low-power characteristics. A simple ring-oscillator based VCO is used, where a single control signal can be used for variable resistors. The designed PLL includes all building blocks for elimination of external components, other than the crystal, and its operating frequency can be programmed by external data. It operates in the frequency range of 250MHz to 800MHz and consumes l.08mA at 500MHz from a 2.5V supply. The measured phase noise is -85dBc/Hz in-band and -105dBc/Hz at 1MHz offset. The die area is $1.09mm^2$

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제14권3호
• /
• pp.313-321
• /
• 2014

A low-power low-cost polar transmitter for EDGE is designed in $0.18{\mu}m$ CMOS. A differential delta-sigma modulator (DSM) tunes a three-terminal voltage-controlled oscillator (VCO) to perform RF phase modulation, where the VCO tuning curve is digitally pre-compensated for high linearity and the carrier frequency is calibrated by a dual-mode low-power frequency-locked loop (FLL). A digital intermediate-frequency (IF) pulse-width5 modulator (PWM) drives a complementary power-switch followed by an LC filter to achieve envelope modulation with high efficiency. The proposed transmitter with 9mW power dissipation relaxes the time alignment between the phase and envelope modulations, and achieves an error vector magnitude (EVM) of 4% and phase noise of -123dBc/Hz at 400kHz offset frequency.

• Journal of Positioning, Navigation, and Timing
• /
• 제9권2호
• /
• pp.43-50
• /
• 2020

In this paper a low power Spreading Code Authentication (SCA) sequence with a BPSK(1) modulation at a frequency offset of +7.161 MHz is tested for authentication purposes, the Galileo E1OS is used as base signal. The tested signals comprise a Galileo constellation with 5 satellites including the Galileo OS Navigation Message Authentication (OSNMA) and a low power offset BPSK (OBPSK(7,1)) as SCA component. The signals are generated with the software based MuSNAT-Signal-Generator. The generated signals were transmitted Over-The-Air (OTA) using a Software-Defined-Radio (SDR) as pseudolite. With a real-environment-testbed the performance of the SCA in real channel conditions (fading and multipath) was tested. A new SCA evaluation scheme is proposed and was implemented. Under real channel conditions we derive experimental threshold values for the new SCA evaluation scheme which allow a robust authentication. A Security Code Estimation and Replay (SCER) spoofing attack was mimicked on the real-environment-testbed and analyzed with the SCA evaluation scheme. It was shown that the usage of an OBPSK is feasible as an authentication method and can be used in combination with the OSNMA to improve the authentication robustness against Security SCER attacks.

• Journal of Electrical Engineering and Technology
• /
• 제7권4호
• /
• pp.626-635
• /
• 2012

Most of single frequency GPS receivers utilize low-quality crystal oscillators. If a lowquality crystal oscillator is utilized as the time reference of a GPS receiver, the receiver's clock bias grows very fast due to its inherent low precision and poor stability. To prevent the clock bias becoming too large, large clock jumps are intentionally injected to the clock bias and the time offset for clock steering purpose. The abrupt changes in the clock bias and the time offset, if not properly considered, induce serious accuracy degradation in relative differential positioning. To prevent the accuracy degradation, this paper proposes an efficient and systematic method to eliminate the undesirable clock jump effects. Experiment results based on real measurements verify the effectiveness of the propose method.

• 대한전자공학회논문지TC
• /
• 제45권7호
• /
• pp.77-80
• /
• 2008

본 논문에서는 위상잡음 특성을 개선하기 위하여 spiral 공진기를 이용한 전압제어 발진기를 제안하였다. Spiral 공진기는 작은 면적, 저지대역에서 날카로운 스커트 특성과 낮은 삽입손실, 큰 결합 계수 값을 가지고 있고, 이로 인해 높은 Q 값을 가지며 전압 제어 발진기의 위상 잡음을 감소시킨다. 공진기의 Q 값이 높아짐에 따라 좁아지는 주파수 조절 범위를 높이기 위하여 버랙터 다이오드를 조절 가능한 부성저항에 연결하였다. 전압 제어발진기는 $5.686{\sim}5.841GHz$에서 발진이 일어났고, 출력은 11.83 dBm, 하모닉 특성은 -29.83 dBc, 위상 잡음 특성은 100 KHz offset에서 $-115.16{\sim}115.17dBc/Hz$이다.

• 전기전자학회논문지
• /
• 제11권1호통권20호
• /
• pp.15-23
• /
• 2007

본 논문에서는 0.2$\mu$m CMOS 공정을 사용하여 무선 LAN 응용을 위한 이중대역 주파수 합성기를 설계하였다. 회로 설계시 저전력 특성에 중점을 두었다. 특히 VCO, 프리스케일러 등 핵심회로 설계시 전력소모를 최소화하도록 하였다. 모든 구성 소자를 on-chip화하여 외부 소자의 필요성을 제거 하였으며, 다양한 주파수에 동작이 가능하도록 외부 데이터에 의해 동작 주파수를 프로그램 한 수 있도록 하였다. 설계된 주파수 합성기의 RF 대역 동작 주파수 범위는 2.3GHz$\sim$2.7GHz이며, IF 대역 범위는 250MHz$\sim$800MHz이다. 설계된 RF 블록과 IF 블록은 2.5V의 전원으로부터 각각 5.14mA@2.5GHz와 1.08mA@0.5GHz의 적은 전류를 소모한다. IF 대역에서 측정된 위상 잡음은 in-band에서는 -85dBc/Hz이고, 1MHz offset 에서는 -105dBc/Hz이다. 전체 칩 크기는 1.7mm$\times$l.7mm 이다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2006년 학술대회 논문집 정보 및 제어부문
• /
• pp.479-481
• /
• 2006

This paper describes a 2.5V, 320MHz low-noise and low-power Phase Locked Loop(PLL) using a noise-rejected Voltage Controlled ring Oscillator(VCO) fabricated in a TSMC 0.25um CMOS technology. In order to improve the power consumption and oscillation frequency of the PLL, The VCO consist of three-stage fully differential delay cells that can obtain the characteristic of high speed, low power and low phase noise. The VCO operates at 7MHz -670MHz. The oscillator consumes l.58mA from a 320MHz frequency and 2.5V supply. When the PLL with fully-differential ring VCO is locked 320MHz, the jitter and phase noise measured 26ps (rms), 157ps (p-p) and -97.09dB at 100kHz offset. We introduce and analysis the conditions in which ring VCO can oscillate for low-power operation.

• 전자공학회논문지CI
• /
• 제47권1호
• /
• pp.30-40
• /
• 2010

IPTV 셋톱박스에서 가장 많이 사용하는 저장장치인 하드디스크는 가격에 비해 저장용량이 크고 입출력 속도가 빠르지만 스핀들 모터의 기계적 동작으로 인해 전력 소모가 많다는 단점이 있다. 셋톱박스에서 스트리밍 데이터를 재생하기 위하여 하드디스크의 스핀들 모터는 최대 전력을 사용하는 활성모드를 계속 유지해야 한다. 본 논문에서는 스트리밍 데이터 재생 시 전력 소모를 감소시키는 오프셋-버퍼링(Offset-Buffering)과 다중모드 스핀-다운(Multi Mode Spin-Down) 기법을 제안한다. 오프셋-버퍼링은 사용자의 시청 패턴을 분석하고 분석된 결과를 통해 버퍼링을 하므로 스핀들 모터의 모드를 대기모드로 길게 유지할 수 있다. 또한 오프셋 버퍼의 크기에 따라 다양한 모드로 스핀-다운을 하여 전력 소모를 줄일 수 있다. 실험 결과 본 논문에서 제안한 오프셋-버퍼링과 다중모드 스핀-다운은 기존의 풀-버퍼링(Full-Buffering)보다 28.3% 전력 소모량을 감소시켰으며, 스핀-업 횟수를 12.5% 줄였다.

• 한국광학회지
• /
• 제9권6호
• /
• pp.408-412
• /
• 1998

곡선형 광도파로의 곡률반경이 작아짐에 따라 도파모드와 전파상수의 변화가 심화되므로 이종도파로 접합부에서의 모드 부정합이 손실을 유발하는 문제가 심각해졌다. 따라서, 곡률반경 변화에 따른 도파로의 모드 부정합을 극소화하기 위하여 이종 도파로간 lateral offset 이 제안되어 이의 계산이 여러 가지 방법으로 수행되어 왔는데, 본 논문에서는 유효 굴절률법(Effective index method)을 활용하고, Airy 함수로 주어지는 해석적 함수해의 분석을 통하여 곡률반경에 따른 전파모드의 특성변화와 lateral offset 거리의 변화를 분석하였다. 1/V=0.7인 특정조건을 경계로 모드분포의 특성이 바뀌며, 기존의 Gaussian 분석법에 의한 계산결과는 35%까지도 오차가 증대될 수 있음을 보였다. 새로이 오차보정상수(correction factor)η를 정의하여 기존 근사방식의 오차를 정량화하고, 간편히 도파로의 lateral offset을 설계 할 수 있도록 개선된 lateral offset 계산안을 제안하여 타당성을 보였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2008년도 하계종합학술대회
• /
• pp.303-304
• /
• 2008

In this paper, the performance of DSSS OQPSK architecture for 868/915MHz LR-WPAN(Low-Rate Wire less Personal Area Network) is analyzed. Since the frequency offset of ${\pm}40ppm$ on 868/915MHz band is recommended in IEEE 802.15.4 LR-WPAN specification. it is required to have a non-coherent detection that is stable operation in the channel environment with large frequency offset is required.