• 제목/요약/키워드: Low density parity check(LDPC) codes

검색결과 136건 처리시간 0.024초

Lowering Error Floor of LDPC Codes Using an Improved Parallel WBF Algorithm

  • Ma, Kexiang;Li, Yongzhao;Zhu, Caizhi;Zhang, Hailin;Zhang, Yuming
    • ETRI Journal
    • /
    • 제36권1호
    • /
    • pp.171-174
    • /
    • 2014
  • In weighted bit-flipping-based algorithms for low-density parity-check (LDPC) codes, due to the existence of overconfident incorrectly received bits, the metric values of the corresponding bits will always be wrong in the decoding process. Since these bits cannot be flipped, decoding failure results. To solve this problem, an improved parallel weighted bit flipping algorithm is proposed. Specifically, a reliability-saturation strategy is adopted to increase the flipping probability of the overconfident incorrectly received bits. Simulation results show that the error floor of LDPC codes is greatly lowered.

MIN-SUM 복호화 알고리즘을 이용한 LDPC 오류정정부호의 성능분석 (Convergence of Min-Sum Decoding of LDPC codes under a Gaussian Approximation)

  • Heo, Jun
    • 한국통신학회논문지
    • /
    • 제28권10C호
    • /
    • pp.936-941
    • /
    • 2003
  • 최근에 소개된 density evolution 기법은 sum-product 알고리즘에서 LDPC 부호가 갖는 성능의 한계를 분석하였다[1]. 또한. Iterative decoding 알고리즘에서 전달되는 정보가 Gaussian 확률분포를 갖는 점을 이용하여 기존의 density evolution 기법을 단순화 시킨 연구결과가 소개되었다[2]. 한편. LDPC 부호의 한계 성능을 sum-product가 아닌 min-sum 알고리즘에서 분석한 결과가 최근에 발표되었다[3]. 본 논문에서는 이러한 일련의 연구 결과를 바탕으로 min-sum 알고리즘을 이용하면서 Gaussian 확률 분포 특성을 이용한 density evolution 기법을 소개한다. 제안된 density evolution 기법은 기존의 방법보다 적은 계산으로 정확한 threshold를 구할 수 있으며. 그 결과가 numerical simulation 결과와 잘 일치함을 나타내었다.

이차원 코드를 위한 개선된 LDPC 코드 (An Improved Low-Density Parity-Check Codes for Two-Dimensional Codes)

  • 김현경;정철호;한탁돈
    • 한국정보과학회:학술대회논문집
    • /
    • 한국정보과학회 2005년도 가을 학술발표논문집 Vol.32 No.2 (1)
    • /
    • pp.535-537
    • /
    • 2005
  • 디지털 신호 및 전송부호의 오류검출에는 예전부터 패리티 체크가 사용되어 왔다. 그러나 패리티 체크 기법은 구현 및 알고리즘이 단순, 간결한 우수성이 있지만 특정 데이터 비트의 경우 오류 검출이 불가능하다는 문제점을 가지고 있다. 이후 패리티 체크 기법은 해밍 코드 및 채널 오류 정정을 위한 LDPC 코드와 같은 다양한 오류검출 및 정정 알고리즘에 적용되어 발전되어 왔으며, 그 중 LDPC 코드의 bit-flipping 알고리즘에서는 패리티 기법을 반복적으로 적용하는 방식을 택하고 있다. 본 논문에서는 이러한 채널 오류 정정을 위한 LDPC의 bit-flipping 알고리즘을 이차원 코드에 적용하고, 이 때 bit-flipping 알고리즘이 가지고 있는 문제점을 보완할 수 있는 개선된 LDPC 코드를 제안한다.

  • PDF

H-ARQ 시스템에서 LDPC 부호의 반복 복호 중단 기법 (New Stopping Criteria for Iterative Decoding of LDPC Codes in H-ARQ Systems)

  • 신범규;김상효;노종선;신동준
    • 한국통신학회논문지
    • /
    • 제33권9C호
    • /
    • pp.683-690
    • /
    • 2008
  • 반복적인 신뢰 전파 알고리듬을 low-density parity-check(LDPC) 부호에 적용하는 경우 패리티-검사를 이용한 기존 복호 중단 기법은 높은 signal-to-noise ratio(SNR) 영역에서 반복 복호 수를 줄이는 것을 가능케 한다. 그러나 재전송 요청이 빈번한 Hybrid-ARQ(H-ARQ) 시스템에서는 낮은 SNR 영역에 적합한 복호 중단 기법이 없기 때문에 복호에 실패하는 경우 많은 양의 불필요한 반복 복호가 수행된다. 본 논문에서는 결국 복호에 실패하게 될 LDPC 부호 블록들을 복호 초기 단계에서 발견하기 위하여 신뢰 전파 복호에서 임시 부호어의 신드롬 무게를 이용한 중단 기법을 제안한다. 제안된 기법은 H-ARQ 시스템을 위한 LDPC 복호기에서 구현 복잡도의 증가와 성능의 열화 없이도 연산량을 70-80% 감소시킨다.

높은 무게 LDPC 부호의 저복잡도 고성능 복호 알고리즘 (High-Performance and Low-Complexity Decoding of High-Weight LDPC Codes)

  • 조준호;성원용
    • 한국통신학회논문지
    • /
    • 제34권5C호
    • /
    • pp.498-504
    • /
    • 2009
  • Low-density parity-check (LDPC) 부호의 복호에는 성능이 좋은 합곱 알고리즘(sum-product algorithm; SPA)과 하드웨어가 간단한 비트 반전(bit-flipping; BF) 알고리즘이 많이 쓰이고 있다. 본 논문은 이들 두 가지 방법의 장점을 가지는 저복잡도 고성능 복호 알고리즘을 제안한다. 본 제안된 유연 비트 반전(soft bit-flipping) 알고리즘은 비트와 체크 노드 사이에 전달되는 메시지를 계산하는 데 단순한 비교와 덧셈 연산만을 필요로 하며 연산량이 적다는 장점이 있다. 또한 연산이 완료된 메시지의 활용률을 높이고 비균등 양자화(non-uniform quantization)를 채용하여 1000 내외의 부호 길이에서 SPA 에 0.4dB 근접하는 신호대 잡음비(signal-to-noise ratio)를 달성하였다. 본 논문에서 제안된 알고리즘을 이용하면, 행 무게(row weight)와 열 무게(column weight)가 높아서 종래의 SPA로 구현하기 어려웠던 부호를 비교적 좋은 오율 성능을 유지하면서 실용적으로 구현할 수 있다.

MIMO 시스템에서 LDPC 부호 기반의 터보등화 방식 연구 (A Study on Turbo Equalization for MIMO Systems Based on LDPC Codes)

  • 백창욱;정지원
    • 한국통신학회논문지
    • /
    • 제41권5호
    • /
    • pp.504-511
    • /
    • 2016
  • 본 논문은 외부 부호로 DVB-S2 시스템에서 표준으로 제안된 LDPC 부호와 내부 부호로는 시공간 격자 부호를 사용하는 터보등화 방식의 MIMO 시스템을 제안한다. 시공간 격자 부호와 LDPC 복호기를 연접시킨 계층적 시공간 부호기는 duo-binary 터보 복호기와 연접시킨 터보 등화 방식과는 달리 LDPC 복호기의 내부에서만 반복 복호를 시행하여 성능이 저하되는 문제점을 가지고 있다. 이를 해결하기 위해 시공간 격자 부호화 방식을 BCJR 복호기를 적용하여 LDPC 복호기가 전체 반복을 통하여 성능을 향상시키는 방안을 제시하고 시뮬레이션 하였다. 시뮬레이션 결과 본 논문에서 제시하는 효율적인 연접 방식을 이용하면 기존 연판정 기반의 LDPC와 시공간 격자 부호를 연접하는 방식에 비하여 약 0.6 dB의 성능이 향상되었다.

Complexity-Reduced Algorithms for LDPC Decoder for DVB-S2 Systems

  • Choi, Eun-A;Jung, Ji-Won;Kim, Nae-Soo;Oh, Deock-Gil
    • ETRI Journal
    • /
    • 제27권5호
    • /
    • pp.639-642
    • /
    • 2005
  • This paper proposes two kinds of complexity-reduced algorithms for a low density parity check (LDPC) decoder. First, sequential decoding using a partial group is proposed. It has the same hardware complexity and requires a fewer number of iterations with little performance loss. The amount of performance loss can be determined by the designer, based on a tradeoff with the desired reduction in complexity. Second, an early detection method for reducing the computational complexity is proposed. Using a confidence criterion, some bit nodes and check node edges are detected early on during decoding. Once the edges are detected, no further iteration is required; thus early detection reduces the computational complexity.

  • PDF

시공간 비트 인터리브된 부호화 변조 시스템에서 최대 다이버시티를 달성하기 위한 준순환 저밀도 패리티 검사 부호의 생성 연구 (Study on the Construction Method of QC LDPC Codes in ST-BICM Systems for Full Diversity)

  • 김성환
    • 한국통신학회논문지
    • /
    • 제37권3A호
    • /
    • pp.151-156
    • /
    • 2012
  • 본 논문에서는 시공간 비트 인터리브된 부호화 변조 시스템에서 최대 다이버시티를 가지기 위한 준순환 저밀도 패리티 검사 부호의 설계 방안을 제안한다. 제안된 부호가 최대 다이버시티를 가지기 위해서는 부호의 시스템 성분에 해당하는 부분행렬이 가역행렬이라는 필요충분조건을 제시하고 이를 증명한다. 또한 이진 가역 행렬의 새로운 생성 방법을 제안하고 이를 시공간 비트 인터리브된 부호화 변조 시스템 내의 준순환 저밀도 패리티 검사 부호에 활용하기 위한 방법을 기술한다.

메모리 사용을 최적화한 부분 병렬화 구조의 CMMB 표준 지원 LDPC 복호기 설계 (A Memory-efficient Partially Parallel LDPC Decoder for CMMB Standard)

  • 박주열;이소진;정기석;조성민;하진석;송용호
    • 대한전자공학회논문지SD
    • /
    • 제48권1호
    • /
    • pp.22-30
    • /
    • 2011
  • 본 논문에서는 CMMB (China Mobile Multimedia Broadcasting) 표준의 LDPC(Low Density Parity Check) 부호 복호기를 효과적으로 구현하는 방법을 제안한다. 본 논문은 AGU(Address Generation Unit)와 Index 행렬을 이용하여 효율적으로 주소 값을 생성함으로써, 메모리 사용량을 줄이고 복잡도를 감소시켰다. 또한 LDPC 부호 복호기의 throughput을 향상시키기 위해 한 클럭에 여러 메시지를 전달하는 부분 병렬 구조를 사용하였고, 하나의 주소를 사용하여 병렬적으로 동작이 가능하도록 노드 그룹핑을 진행하였다. 제안하는 LDPC 부호 복호기는 Verilog HDL로 구현하였으며, Synopsys사의 Design Compiler를 이용하여 Chartered $0.18{\mu}m$ CMOS cell library 공정으로 합성하였다. 제안된 복호기는 455K(in NAND2)의 크기를 가지며, 185MHz의 클럭에서 1/2 부호는 14.32 Mbps의 throughput을 갖고, 3/4 부호는 26.97Mbps의 throughput을 갖는다. 또한 기존의 CMMB용 LDPC의 메모리와 비교하여 0.39% 의 메모리만 사용된다.