• 대한전자공학회논문지TC
• /
• 제48권11호
• /
• pp.17-21
• /
• 2011

본 논문에서는 고속 시변 채널 OFDM을 위한 파일럿 심볼을 이용하는 저복잡도 LS(Least Square) 채널 예측 방식을 제안한다. 제안된 방식은 기존의 BEM(Basis Expansion Model) 채널 모델 LS 예측 방식과 비교하여 동일한 성능에서 저장공간 및 계산량이 줄어드는 저복잡도 특성을 나타낸다.

• 전기학회논문지
• /
• 제66권1호
• /
• pp.153-158
• /
• 2017

This paper investigates a robust low-complexity design problem for tracking control of uncertain switched pure-feedback systems in the presence of unknown control direction. The completely unknown non-affine nonlinearities are assumed to be arbitrarily switched. By combining the nonlinear error transformation technique and Nussbaum-type functions, a robust tracking controller is designed without using any adaptive function approximators. Thus, compared with existing results, the proposed control scheme has the low-complexity property. From Lyapunov stability theory, it is shown that the tracking error remains within the preassigned transient and steady-state error bounds.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제13권5호
• /
• pp.465-472
• /
• 2013

This paper presents a low-complexity triple-error-correcting parallel Bose-Chaudhuri-Hocquenghem (BCH) decoder architecture and its efficient design techniques. A novel modified step-by-step (m-SBS) decoding algorithm, which significantly reduces computational complexity, is proposed for the parallel BCH decoder. In addition, a determinant calculator and a error locator are proposed to reduce hardware complexity. Specifically, a sharing syndrome factor calculator and a self-error detection scheme are proposed. The multi-channel multi-parallel BCH decoder using the proposed m-SBS algorithm and design techniques have considerably less hardware complexity and latency than those using a conventional algorithms. For a 16-channel 4-parallel (1020, 990) BCH decoder over GF($2^{12}$), the proposed design can lead to a reduction in complexity of at least 23 % compared to conventional architecttures.

• 대한임베디드공학회논문지
• /
• 제13권1호
• /
• pp.1-8
• /
• 2018

This paper proposes a low complexity super resolution algorithm for frequency modulated continuous wave (FMCW) radar systems for foreign object debris (FOD) detection. FOD radar has a requirement to detect foreign object in small units in a large area. However, The fast Fourier transform (FFT) method, which is most widely used in FMCW radar, has a disadvantage in that it can not distinguish between adjacent targets. Super resolution algorithms have a significantly higher resolution compared with the detection algorithm based on FFT. However, in the case of the large number of samples, the computational complexity of the super resolution algorithms is drastically high and thus super resolution algorithms are difficult to apply to real time systems. In order to overcome this disadvantage of super resolution algorithm, first, the proposed algorithm coarsely obtains the frequency of the beat signal by employing FFT. Instead of using all the samples of the beat signal, the number of samples is adjusted according to the frequency of the beat signal. By doing so, the proposed algorithm significantly reduces the computational complexity of multiple signal classifier (MUSIC) algorithm. Simulation results show that the proposed method achieves accurate location even though it has considerably lower complexity than the conventional super resolution algorithms.

• 한국통신학회논문지
• /
• 제40권9호
• /
• pp.1722-1724
• /
• 2015

본 논문은 MIMO-OFDM 시스템에서 복잡도와 검출 성능의 관점에서 효율성을 위하여, QRD-M과 DFE 및 반복 검출을 통한 분할 검출 기법을 제안한다. 제안된 기법은 공간 스트림에 따라 다른 검출 방법을 사용하여 신호들을 검출한다. 제안된 기법에서 낮은 복잡도를 요구하는 공간 스트림에서는 높은 복잡도와 높은 검출 성능을 가지는 QRD-M을 사용하고 높은 복잡도를 요구하는 공간 스트림에서는 낮은 복잡도와 낮은 검출 성능을 가지는 DFE를 사용한다. 또한 DFE가 사용된 공간 스트림에 대해서는 신뢰성을 보장하기 위해 반복 검출을 수행한다. 시뮬레이션을 통하여, 제안된 기법은 비록 기존의 기법보다 증가된 복잡도를 가지지만, 검출 성능을 월등히 개선시키는 것을 확인하였다.

• 한국실내디자인학회논문집
• /
• 제15권3호
• /
• pp.173-183
• /
• 2006

Design is inseparably related to aesthetics. In spite of that, it is difficult to explain the precise aesthetic variables that affect the aesthetic value of space or environment. Therefore, this study intended to find the relationships between aesthetic variables by perceptual and affective judgement for space design with focus on complexity and preference variables. The research found low level of 'arousing' as well as high levels of affective dimension variables 'pleasant' and 'relaxing' evoked high preference. High preference also appeared in space design cases with high unity, order, and clarity with low contrast and complexity, which are variables of perceptual dimension. Complexity, one variables of preference by Kaplan, is in an inverse proportion to space preference. Thus, space design with high complexity has high level of 'exciting' and 'arousing' affective responses and relatively low level of 'relaxing' response. Additionally, it was confirmed that the most importantly influential factor on complexity was diverse components rather than visual richness and ornamentation.

• ETRI Journal
• /
• 제45권3호
• /
• pp.418-432
• /
• 2023

In this work, we proposed a low-complexity hybrid layered tabu-likelihood ascent search (LTLAS) algorithm for large multiple-input multiple-output (MIMO) system. The conventional layered tabu search (LTS) approach involves many partial reactive tabu searches (RTSs), and each RTS requires an initialization and searching phase. In the proposed algorithm, we restricted the upper limit of the number of RTS operations. Once RTS operations exceed the limit, RTS will be replaced by low-complexity likelihood ascent search (LAS) operations. The block-based detection approach is considered to maintain a higher signal-to-noise ratio (SNR) detection performance. An efficient precomputation technique is derived, which can suppress redundant computations. The simulation results show that the bit error rate (BER) performance of the proposed detection method is close to the conventional LTS method. The complexity analysis shows that the proposed method has significantly lower computational complexity than conventional methods. Also, the proposed method can reduce almost 50% of real operations to achieve a BER of 10^-3.

• 한국정보통신학회논문지
• /
• 제13권11호
• /
• pp.2405-2411
• /
• 2009

V-BLAST의 신호 복원을 위한 기법으로는 MMSE, ZF, ML 등이 있으며, 이중 ML 기법이 최적의 성능을 나타낸다. 그러나 ML 기법은 송신안테나 수와 변조차수에 따라 연산복잡도가 지수적으로 증가하는 문제점이 있다. 본 논문에서는 V-BLAST의 신호 복원을 위해 보다 낮은 복잡도를 갖는 저 복잡도 선형 ML검출 기법을 제안하고 이 시스템을 기존의 검출 기 법들과 BER과 연산량 측면에서 비교, 분석하였다. 분석결과 제안한 검출기법의 BER 성능은 ZF과 MMSE 검출기법보다 우수하였고 ML 검출기법과는 유사하였다. 그러나 연산량 측면에서는 제안한 시스템의 연산량이 ML 검출기법의 연산량보다 약 50%정도 적었다. 이 결과들을 통해 본 논문에서 제안한 저 복잡도 선형 ML 검출기법이 기존의 검출기법 보다 우수함을 알 수 있다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제16권4호
• /
• pp.488-496
• /
• 2016

This paper presents a low-complexity non-iterative soft-decision Bose-Chaudhuri-Hocquenghem (SD-BCH) decoder architecture and design technique for wireless body area networks (WBANs). A SD-BCH decoder with test syndrome computation, a syndrome calculator, Chien search and metric check, and error location decision is proposed. The proposed SD-BCH decoder not only uses test syndromes, but also does not have an iteration process. The proposed SD-BCH decoder provides a 0.75~1 dB coding gain compared to a hard-decision BCH (HD-BCH) decoder, and almost similar coding gain compared to a conventional SD-BCH decoder. The proposed SD-BCH (63, 51) decoder was designed and implemented using 90-nm CMOS standard cell technology. Synthesis results show that the proposed non-iterative SD-BCH decoder using a serial structure can lead to a 75% reduction in hardware complexity and a clock speed 3.8 times faster than a conventional SD-BCH decoder.

• 한국통신학회논문지
• /
• 제33권11C호
• /
• pp.940-948
• /
• 2008

본 논문에서는 휴대용 고속 무선 LAN 시스템에 적합한 저전력/저면적 MIMO-OFDM 기저대역 프로세서의 효율적인 하드웨어 구조를 제시한다. 고속 무선 LAN 시스템은 최대 수백 Mbps의 데이터 속도를 처리해야 하기 때문에 높은 시스템 클럭과 다중경로 구조를 사용하게 되는데, 이는 소모 전력과 구현 면적을 상승시키는 결과를 초래한다. 따라서 본 논문에서는 저전력으로 동작하면서도 동시에 하드웨어 부담을 줄인 고속 무선 LAN 시스템용 기저대역 프로세서의 하드웨어 구조를 제시한다. 이를 위해서 비트 병렬 처리 구조로 설계된 송신단 PLCP(TX-PLCP) 프로세서와 연산 복잡도를 효과적으로 감소시킨 심볼 검출기를 제안한다. 제안된 TX-PLCP 프로세서 구조는 비트 병렬 처리를 통해 동작 주파수를 감소시킴으로써 전력소모를 낮추는 효과를 얻을 수 있고, PMD 프로세서에서 가장 큰 면적을 차지하는 심볼 검출기는 수식 변형을 통해서 나눗셈 연산 및 제곱근 연산을 제거함으로써 저면적 설계를 가능하게 한다. 제안된 하드웨어 구조를 적용한 기저대역 프로세서는 Verilog HDL을 통해 설계 및 검증되었으며, 0.18um CMOS 공정을 통해 합성되었다. 합성결과, 병렬처리 구조를 적용한 TX-PLCP 프로세서는 비트 직렬 처리 구조에 비해 약 81% 감소된 전력에서 동작함을 확인하였고, 제안된 심볼 검출기는 나눗셈 및 제곱근 연산을 포함하는 심볼 검출 기법에 비해 약 18% 정도 하드웨어 복잡도가 감소함을 확인하였다.