• 제목/요약/키워드: Low Power ECC

검색결과 22건 처리시간 0.011초

A Low-Power ECC Check Bit Generator Implementation in DRAMs

  • Cha, Sang-Uhn;Lee, Yun-Sang;Yoon, Hong-Il
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제6권4호
    • /
    • pp.252-256
    • /
    • 2006
  • A low-power ECC check bit generator is presented with competent DRAM implementation with minimal speed loss, area overhead and power consumption. The ECC used in the proposed scheme is a variant form of the minimum weight column code. The spatial and temporal correlations of input data are analyzed and the input paths of the check bit generator are ordered for the on-line adaptable power savings up to 24.4% in the benchmarked cases. The chip size overhead is estimated to be under 0.3% for a 80nm 1Gb DRAM implementation.

MoTE-ECC Based Encryption on MSP430

  • Seo, Hwajeong;Kim, Howon
    • Journal of information and communication convergence engineering
    • /
    • 제15권3호
    • /
    • pp.160-164
    • /
    • 2017
  • Public key cryptography (PKC) is the basic building block for the cryptography applications such as encryption, key distribution, and digital signature scheme. Among many PKC, elliptic curve cryptography (ECC) is the most widely used in IT systems. Recently, very efficient Montgomery-Twisted-Edward (MoTE)-ECC was suggested, which supports low complexity for the finite field arithmetic, group operation, and scalar multiplication. However, we cannot directly adopt the MoTE-ECC to new PKC systems since the cryptography is not fully evaluated in terms of performance on the Internet of Things (IoT) platforms, which only supports very limited computation power, energy, and storage. In this paper, we fully evaluate the MoTE-ECC implementations on the representative IoT devices (16-bit MSP processors). The implementation is highly optimized for the target platform and compared in three different factors (ROM, RAM, and execution time). The work provides good reference results for a gradual transition from legacy ECC to MoTE-ECC on emerging IoT platforms.

ACO를 이용한 저전력 ECC H-매트릭스 최적화 방안 (A Low Power ECC H-matrix Optimization Method using an Ant Colony Optimization)

  • 이대열;양명훈;김용준;박영규;윤현준;강성호
    • 대한전자공학회논문지SD
    • /
    • 제45권1호
    • /
    • pp.43-49
    • /
    • 2008
  • 본 논문에서는 Ant Colony Optimization(ACO)을 이용하여 Single-Error Correcting & Double-Error Detecting(SEC-DED)을 제공하는 메모리 ECC 체커 회로의 소비전력을 절감하는 방안을 제시한다. H-매트릭스를 통해 구현되는 SEC-DED 코드인 Hsiao 코드의 대칭성과 H-매트릭스 구성상의 높은 자유도를 이용하여 회로의 면적, 딜레이에 영향을 주지 않고 최소의 비트 트랜지션이 일어나도록 H-매트릭스를 최적화한다. 실험을 통하여 H-매트릭스의 최적화를 위한 ACO 매핑과 파라메터의 설정을 알아보고 이의 구현 결과를 랜덤 매트릭스 구성을 통한 방식 및 기존의 GA알고리즘을 이용한 최적화 방식과 비교하여 소비 전력이 기존의 방식에 비해 절감될 수 있음을 보여준다.

A Secure and Efficient Remote User Authentication Scheme for Multi-server Environments Using ECC

  • Zhang, Junsong;Ma, Jian;Li, Xiong;Wang, Wendong
    • KSII Transactions on Internet and Information Systems (TIIS)
    • /
    • 제8권8호
    • /
    • pp.2930-2947
    • /
    • 2014
  • With the rapid growth of the communication technology, intelligent terminals (i.e. PDAs and smartphones) are widely used in many mobile applications. To provide secure communication in mobile environment, in recent years, many user authentication schemes have been proposed. However, most of these authentication schemes suffer from various attacks and cannot provide provable security. In this paper, we propose a novel remote user mutual authentication scheme for multi-server environments using elliptic curve cryptography (ECC). Unlike other ECC-based schemes, the proposed scheme uses ECC in combination with a secure hash function to protect the secure communication among the users, the servers and the registration center (RC). Through this method, the proposed scheme requires less ECC-based operations than the related schemes, and makes it possible to significantly reduce the computational cost. Security and performance analyses demonstrate that the proposed scheme can solve various types of security problems and can meet the requirements of computational complexity for low-power mobile devices.

저전력 무선 센서네트워크를 위한 비터비 알고리즘의 적용 및 분석 (Analysis of Viterbi Algorithm for Low-power Wireless Sensor Network)

  • 박우준;김건욱
    • 대한전자공학회논문지TC
    • /
    • 제44권6호
    • /
    • pp.1-8
    • /
    • 2007
  • 한정된 배터리 전원을 사용하는 무선 센서 네트워크에서 노드의 수명유지를 위해 전력 소모량은 매우 중요한 문제이다. 전력소모를 줄이기 위해 저전력 RF 통신을 사용함으로써 무선 센서 네트워크의 에러 발생률이 증가하게 된다. 본 논문에서는 무선 센서 네트워크의 오류 정정 부호 사용과 그에 따른 전력 소모량을 분석하였다. 오류 정정 부호는 변 복조 과정에서 소모되는 저려 소모가 있지만, 부호화 이득을 통해 전송 에너지를 절약할 수 있다. 센서 노드의 특성상 전송 에너지는 프로세서의 계사에 소모되는 에너지보다 큰 비중을 차지하고 있다. 본 논문에서는 낮은 전송 전력으로 전송한 데이터를 짧은 구속장의 Viterbi 알고리즘을 적용하여 오류 정정을 할 경우 단순한 ARQ(Auto Repeat Request) 방식을 사용할 경우보다 최대 20%의 재전송 횟수의 감소와 18%의 전력 소모의 감소를 분석하였다.

실시간 운영체제를 위한 저전력 EccEDF 알고리듬 (Low Power EccEDF Algorithm for Real-Time Operating Systems)

  • 이민석;이철훈
    • 한국콘텐츠학회논문지
    • /
    • 제15권1호
    • /
    • pp.31-43
    • /
    • 2015
  • 배터리 기반의 실시간 내장형 시스템에서는 실시간성을 만족시키기 위한 고속의 성능뿐만 아니라 배터리의 수명을 늘리기 위한 높은 에너지 효율이 요구된다. 실시간 동적전압조정(Real-Time Dynamic Voltage Scaling : RT-DVS)은 이러한 두 가지 요구사항을 만족시키기 위한 핵심기술이다. 본 논문에서는 ccEDF에 기반한 고 효율의 동적전압조정 알고리듬인 EccEDF를 제안한다. EccEDF는 ccEDF의 최대 장점중 하나인 구조적 단순성을 유지하면서 ccEDF 알고리듬의 보수성에 의해 간과된 소요시간(elapsed time)을 고려하여 태스크의 종료시 슬랙에 의해 절감될 수 있는 최대 이용률을 정확하게 계산할 수 있는 알고리듬이다. 절감될 수 있는 최대 이용률은 조기종료 시점에서 잔여수행시간($C_i-cc_i$)을 잔여시간($P_i-E_i$)으로 나누어 계산할 수 있으며, 플루이드 스케줄링 모델을 이용하여 이를 증명한다. 또한 인텔사의 동적전압조정 프로세서 중 초기 모델인 PXA250과 0.28V에서 1.2V까지 폭넓은 동적전압조정 능력을 가진 최신 IA-32 프로세서의 모델을 사용한 시뮬레이션을 통해 실제 응용에서도 EccEDF가 ccEDF 보다 우수함을 입증한다.

L2 캐시 저 전력 영상 처리를 위한 오류 정정 회로 연구 (Study of a Low-power Error Correction Circuit for Image Processing)

  • 이상준;박종수;전호윤;이용석
    • 한국통신학회논문지
    • /
    • 제33권10C호
    • /
    • pp.798-804
    • /
    • 2008
  • 본 논문에서는 마이크로프로세서의 영상 정보 처리 시 L2 캐시의 오류검출 및 정정 회로의 저 전력을 구현하기 위한 오류정정 회로를 제안 하였다. 영상 정보 처리 시에 마이크로프로세서의 L2 캐시에 접근하는 입출력 데이터를 분석하기 위하여 Simplescalar-ARM 사용하여 데이터 입출력에 대한 빈도와 32 bit 처리를 위한 각 bit에 대한 변화율에 대해서 분석한다. 변화량이 많은 비트와 변화량이 적은 비트를 추출하고, 변화의 유사성을 가지는 비트들의 배치를 고려하여 저 전력을 구현할 수 있는 H-matrix를 제안하고 회로를 구현한다. H-spice를 이용하여 구현된 회로와 기존 마이크로프로세서에서 사용하는 Odd-weight-column code의 전력소모에 대한 비교를 위하여 시뮬레이션을 수행하였다. 실험결과 Odd-weight-column code 대비 17%의 소비전력을 감소시킬 수 있었다.

임베디드 프로세서의 L2 캐쉬를 위한 오류 정정 회로에 관한 연구 (A Study on an Error Correction Code Circuit for a Level-2 Cache of an Embedded Processor)

  • 김판기;전호윤;이용석
    • 대한전자공학회논문지SD
    • /
    • 제46권1호
    • /
    • pp.15-23
    • /
    • 2009
  • 정확한 연산이 필요한 마이크로프로세서에서 소프트 에러에 대한 면밀한 연구들이 진행되었다. 마이크로프로세서 구성원 중에서도 메모리 셀은 소프트 에러에 가장 취약하고, 소프트 에러가 발생했을 때 중요한 정보들과 명령어들을 가지고 있기 때문에 전체 프로세스와 동작에 큰 영향을 미치게 된다. 아키텍처 레벨에서 이러한 소프트 에러를 발견하고 정정하기 위한 방법으로 오류 검출 및 정정 코드가 많이 사용되고 있으며, Itanium, IBM PowerPC G5등의 마이크로프로세서는 Hamming 코드와 Hasio 코드를 L2 캐쉬에 사용하고 있다. 하지만 이러한 연구들은 대형 서버에 국한되었으며 전력 소모에 대한 고려는 되지 않았다. 고집적 저전력 임베디드 마이크로프로세서의 출현과 함께 동작과 문턱 전압이 낮아짐에 따라 임베디드 마이크로프로세서에서도 오류 검출 및 정정 회로의 필요하게 되었다. 본 논문에서는 SimpleScalar-ARM을 이용하여 L2캐쉬의 입출력 데이터를 분석하고, 임베디드 마이크로프로세서에 적합한 32 비트 오류 검출 및 정정 회로의 H-matrix를 제안한다. 그래서 H-spice를 사용하여 modified Hamming 코드와 비교한다. 본 실험을 위해 MiBench 벤치마크 프로그램과 TSMC 0.18um 공정이 사용되었다.

월성 원자력 발전소 2,3,4호기에서의 LOCA 사고후 보조건물의 방사선장 평가 (Assessment of Post-LOCA Radiation Fields in Service Building Areas for Wolsong 2, 3, and 4 Nuclear Power Plants)

  • 진영권;김용일
    • Journal of Radiation Protection and Research
    • /
    • 제20권1호
    • /
    • pp.53-64
    • /
    • 1995
  • 월성 원자력발전소 2,3,4 호기의 보조건물 주요 지역에서 냉각재 다량상h7사고 (large LOCA) 후의 방사선장을 평가하였다. 핵분열 생성물의 총량은 ORIGEN2 코드를 사용하여 계산하였고 선원항은 2중고장 시나리오, 즉 LOCA 사고후 비상노심냉각 (ECC) 계통의 고장이 결부된 사고시의 방사능 방출에 근거하였다. 원자로건물, 보조건물 및 ECC 계통의 구조모형을 QAD-CG 모델에 포함하여 계산하였다. 사고시점부터 90일 경과시까지 시간대 별로 선량율과 누적선량을 계산하였다. 결과적으로, 연속출입이 요구되는 중요지역에서의 방사선장은 충분히 낮은 것으로 평가되었다. 그러나, 일부구역에서는 제한적인 출입을 허용할 정도로 상대적으로 높은 방사선장을 나타내었다.

  • PDF

양자내성암호를 활용한 경량 보안 프로토콜 설계 (Design of a Lightweight Security Protocol Using Post Quantum Cryptography)

  • 장경배;심민주;서화정
    • 정보처리학회논문지:컴퓨터 및 통신 시스템
    • /
    • 제9권8호
    • /
    • pp.165-170
    • /
    • 2020
  • IoT (Internet of Things) 시대가 활성화되면서 개인정보를 포함한 많은 정보들이 IoT 디바이스들을 통해 전달되고 있다. 정보보호를 위해 디바이스끼리 상호 암호화하여 통신하는 것이 중요하며 IoT 디바이스 특성상, 성능의 제한으로 인해 경량 보안 프로토콜 사용이 요구된다. 현재 보안 프로토콜에서 사용하는 암호 기법들은 대부분 RSA, ECC (Elliptic Curve Cryptography)를 사용하고 있다. 하지만 고사양의 양자 컴퓨터가 개발되고 쇼어 알고리즘을 활용한다면 앞선 RSA와 ECC가 근거하는 안정성의 문제를 쉽게 해결할 수 있기 때문에 더 이상 사용할 수 없다. 이에 본 논문에서는 양자 컴퓨터의 계산능력에 내성을 가지는 보안 프로토콜을 설계하였다. 미국 NIST (National Institute of Standards and Technology) 양자내성암호 표준화 공모전을 진행중인 코드기반암호 ROLLO를 사용하였으며, IoT 디바이스끼리의 상호 통신을 위해 연산 소모가 적은 해시, XOR연산을 활용하였다. 마지막으로 제안하는 프로토콜과 기존 프로토콜의 비교 분석 및 안전성 분석을 실시하였다.