• 디지털콘텐츠학회 논문지
• /
• 제13권4호
• /
• pp.491-500
• /
• 2012

본 논문에서는 RF 송수신 시스템 칩 내부의 저잡음증폭기(LNA)와 전체 송수신기 시스템 테스트에 효과적인 새로운 루프백(Loopback) BIST 구조를 제안한다. 제안하는 테스트기법은 외부 테스트장비(Automatic Test Equipment)를 사용하는 기존의 테스트기법과 달리 테스트 모드에서 칩에 내장된 베이스밴드 프로세서를 테스터로 사용하므로써 테스트인가와 테스트평가등을 효율적으로 수행할 수 있는 장점을 갖는다. 높은 주파수의 테스트 출력신호는 낮은 주파수로 변환하여 베이스밴드 프로세서에서 평가하게 됨으로써 테스트용이도가 향상될 수 있다. 제안하는 테스트기법은 ATE와 같은 외부테스트장비의 필요를 최소화하고 테스트 시간과 비용을 줄여 결과적으로 칩 제조비용의 절감을 가능하게 해준다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제16권5호
• /
• pp.713-718
• /
• 2016

Predicting precise specifications of differential mixed-signal circuits is a difficult problem, because analytically derived correlation between process variations and conventional specifications exhibits the limited prediction accuracy due to the phase unbalance, for most self-tests. This paper proposes an efficient prediction technique to provide accurate specifications of differential mixed-signal circuits in a system-on-chip (SoC) based on a nonlinear statistical nonlinear regression technique. A spectrally pure sinusoidal signal is applied to a differential DUT, and its output is fed into another differential DUT through a weighting circuitry in the loopback configuration. The weighting circuitry, which is employed from the previous work [3], efficiently produces different weights on the harmonics of the loopback responses, i.e., the signatures. The correlation models, which map the signatures to the conventional specifications, are built based on the statistical nonlinear regression technique, in order to predict accurate nonlinearities of individual DUTs. In production testing, once the efficient signatures are measured, and plugged into the obtained correlation models, the harmonic coefficients of DUTs are readily identified. This work provides a practical test solution to overcome the serious test issue of differential mixed-signal circuits; the low accuracy of analytically derived model is much lower by the errors from the unbalance. Hardware measurement results showed less than 1.0 dB of the prediction error, validating that this approach can be used as production test.

• 한국통신학회논문지
• /
• 제12권6호
• /
• pp.612-620
• /
• 1987

기존 RF변조복조기의 한계를 극복하고, 고속 장거리 전송이 가능한 광변복조기를 설계 제작하였다. 인터페이스는 기존시스템과의 호환성을 위해 EIA RS-232C와 CCITT V.24를 채택하였고 디지털 코딩 방식으로는 Biphase코딩방식을 사용하였다. 또한 시스템의 자체 진단을 위한 Loopback Test기능을 부가하였다. 광 송수신기의 단파장대의 LD-APD를 사용하여 $10^-9$BER에서 -30dBm의 수신 감도를 갖도록 설계하였다. 구성된 시스템은 동기식의 경우 1200bps~57.6Kbps, 비동기식의 경우 DC~200Kbps 까지 임의의 속도로 데이타 전송이 가능하였다.

• 한국통신학회논문지
• /
• 제33권4A호
• /
• pp.387-393
• /
• 2008

본 논문에서는 TDD HSDPA(Time Division Duplex High Speed Downlink Packet Access)와 WiBro(Wireless Broadband Portable Internet) 와 같은 이동통신 규격을 지원하는 SDR(Software Defined Radio) 단말 모뎀 플랫폼을 제안한다. 제안하는 SDR 플랫폼은 DSP, FPGA, 마이크로프로세서 등 프로그래밍 가능한 소자들을 채용하여 HSDPA와 WiBro와 같은 기능을 담당하는 프로그램 등이 하드웨어 플랫폼 상에 다운로드 가능하도록 하였다. 제안하는 플랫폼은 이동통신네트워크의 멀티모드 단말시스템을 위한 물리계층 규격의 기능검증 등에 사용될 수 있다. 본 논문은 먼저 HSDPA와 WiBro 시스템의 물리계층 수신구조를 설명하고, 제안하는 SDR 플랫폼의 하드웨어 구현 방법과 각 모드에 요구되는 기능과 구현한 하드웨어 플랫폼 상에서의 최적화된 신호 흐름의 설계방법을 제시한다. 마지막으로 테스트신호를 이용한 루프백(loopback) 테스트를 통하여 제안한 SDR 플랫폼 상에 동작하는 각 모드 별 링크 성능을 보여준다. 제시된 실험 성능은 컴퓨터 시뮬레이션 성능과 비교하였다.

• 한국음향학회:학술대회논문집
• /
• 한국음향학회 1999년도 학술발표대회 논문집 제18권 1호
• /
• pp.52-55
• /
• 1999

다중 전송율(16, 24, 32, 40kbps)을 제공하는 G.726 부호화기는 ADPCM (Adaptive Differential Pulse Code Modulation) 부호화법을 사용한다. 본논문에서는 G.726 ADPCM 알고리즘을 C&S Technology에서 개발한 음성 신호 처리를 위한 범용 DSP인 CSD17C00A 칩을 이용하여 실시간 응용이 가능하도록 구현하였다. G.726에 대한 양방향 평가는 Codec Loopback test을 통해 수행되었으며, W-T에서 제공한 테스트 절차에 따라 평가되었다. 본 논문에서 구현된 G.726 부호화기는 평균 11 MIPS의 계산 속도를 갖고, 프로그램 메모리 크기는 2.8K Words이고, 데이터 메모리 크기는 550 Words 를 필요로 하였다.

• 대한의용생체공학회:학술대회논문집
• /
• 대한의용생체공학회 1993년도 춘계학술대회
• /
• pp.129-131
• /
• 1993

A transcutaneoos information transmission system using transmitted infrared light for an implantable total artificial heart(TAH) an developed and the performance of the system was tested. In an in vitro test, transmittance of the developed system was measured through various thicknesses of pig shins. In an in vivo test, a loopback test using a personal computer was performed to determine the error rate and an experiment using a mock system was taken. In this experiment, within acceptable lateral and vertical displacements, the error rate of at least 3.8E-6 was guaranteed. Monitoring signals from the internal controller(Intel 87C196) of the mock system were successfully transmitted to the external controller(IBM PC) and the operating commands from the external controller were successfully conducted by the mock system. Communication was done in half duplex mode according to RS-232 protocol at the speed of 4800 bps.

• 한국항공우주학회지
• /
• 제37권2호
• /
• pp.187-192
• /
• 2009

지상국과 교신을 위한 위성체의 트랜스폰더를 개발 시작 단계부터 발사 단계까지 동작상태를 시험하기 위한 장비를 설계하였다. 설계한 시험 장비는 COTS(Commercial Off-The-Shelf) 부품을 사용하여 크기와 개발 기간을 단축하였으며, 위성 발사 후 지상국에서도 사용할 수 있도록 설계하였다. 측정 결과 시험 장비의 상향 링크와 하향 링크의 경로 손실은 각각 47.8 dB와 42.6 dB로 나타났다. 또한 송신단의 선형특성은 -50 dBm 출력에서 60.68 dBc의 IMD3를 가진다.

• 한국통신학회논문지
• /
• 제21권4호
• /
• pp.984-995
• /
• 1996

Data errors according to the various noises caused in the satellite communication links are corrected by the Viterbi decoding algorithm which has extreme error correcting capability. In this paper, we designed and implemented a convolutional encoder and Viterbi decoder ASIC which is used to encode the input data at the transmit side and correct the errors of the received data at the receive side for use in the VSAT communication system. And this chip may be used in any BPSK, QPSK, or OQPSK transmission system. The ambiguity resolver corrects PSK modem ambiguities by delaying, interting, and/or exchanging code symbol to restore their original sequence and polarity. In case of previous decoding system, ambiguity state(AS) of data is resolved by external control logic and extra redundancy data are needed to resolve AS. But, by adopting decoder proposed in this paper, As of data is resolved automatically by internal logic of decoder in case of continuous mode, and by external As line withoug extra redudancy data in burst mode case. So, decoding parts are simple in continuous mode and transmission efficiency is increased in bust mode. The features of this chip are full duplex operation with independent transmit and receive control and clocks, start/stop inputs for use in burst mode systems, loopback function to verify encoder and decoder, and internal or external control to resolve ambinguity state. For verification of the function and performance of a fabricated ASIC chip, we equiped this chip in the Central and Remote Earth Station of VSAT system, and did the performance test using the commerical INTELSAT VII under the real satellite link environmens. The results of test were demonstrated the superiority of performance.