• 한국전자파학회:학술대회논문집
• /
• 한국전자파학회 2001년도 종합학술발표회 논문집 Vol.11 No.1
• /
• pp.157-160
• /
• 2001

본 논문에서 5.8GHz의 주파수 대역에서 사용할 수 있는 향상된 커플링 구조와 크기를 줄인 dual-mode microstrip bandpass filter를 설계하였다. 여기서 meander loop resonator를 쓰는 이유는 크기가 작고 방사 손실이 적으며 패턴이 간단하기 때문이다. 또한 이와 비슷한 특성을 갖는 ring, square patch, disk등은 불연속 성분을 가짐으로써 이중모드의 구현이 가능하다. 향상된 형태의 dual-mode microstrip bandpass filter의 변형된 T-shaped meander loop resonator를 소형으로 발전되고. 높은 선택도를 가지는 구조이다. 이 형태의 filter에서 150MHz의 bandwidth을 가지고 5.8GHz주파수를 가지는 구조로 설계하였다.

• International Journal of Control, Automation, and Systems
• /
• 제6권6호
• /
• pp.948-953
• /
• 2008

In high dynamic situations, the GPS carrier tracking loop requires a wide bandwidth to track a carrier signal because the Doppler frequency changes more rapidly with time. However, a wide bandwidth allows noises within the bandwidth of the tracking loop to pass through the loop filter. As these noises are used in the numerical controlled oscillator(NCO), the carrier tracking loop of a GPS receiver shows a degraded performance in high dynamic situations. To solve this problem, an adaptive two-stage Kalman filter, which offers the NCO a less noisy phase error, can be used. This filter is based on a carrier phase dynamic model and can adapt to an incomplete dynamic model and a quickly changed Doppler frequency. The performance of the proposed tracking loop is verified by several simulations.

• 한국정보통신학회논문지
• /
• 제17권10호
• /
• pp.2387-2394
• /
• 2013

이 논문에서는 스퍼의 크기를 줄이기 위해 전압제어발진기(VCO)의 주기마다 전하가 전달되는 새로운 루프필터의 구조를 제안하였다. 일반적인 위상고정루프의 루프필터는 저항과 커패시터를 포함하고 있다. 제안한 루프필터는 커패시터와 스위치만으로도 안정적으로 동작한다. 회로는 1.8V $0.18{\mu}m$ CMOS 공정의 파라미터를 이용하여 HSPICE로 시뮬레이션을 수행하였고 회로의 동작을 검증하였다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송∙미디어공학회 2017년도 추계학술대회
• /
• pp.74-76
• /
• 2017

본 논문에서는 HEVC in-loop filter 부분에 CNN 기반 기술을 사용한 알고리즘들을 소개하고, 이들 기술들의 성능을 비교실험을 통해 분석한다. 현재 HEVC 의 in-loop filter 에는 잡음을 제거하는 deblocking filter 와 오프셋을 보상하는 sample adaptive offset 필터가 적용되어 있는데, 두 알고리즘이 수행하고 있는 역할을 CNN 기반 filter 로 대체한 기술들을 선택적으로 선별하여 비교실험을 진행하고, 그 결과를 비교 및 분석한다.

• 한국군사과학기술학회지
• /
• 제21권5호
• /
• pp.623-629
• /
• 2018

The acceleration and the angular velocity that include natural frequencies of a missile detected by Inertial Measurement Unit(IMU) are transmitted to the control loop of a missile. The control loop command that is calculated using above signals can cause the resonance of the missile while it flies. Hence it is common to adapt the filter and the control loop for attenuating or eliminating the undesired signals such as natural frequencies. This paper introduces the new test technique using a floating system for performance evaluation of the designed filter and the control loop prior to a flight test. The proposed scheme can check out the degradation property of vibration in the filter and the control loop, while the conventional hardware-in-the-loop simulation(HILS) scheme cannot.

• Journal of electromagnetic engineering and science
• /
• 제17권2호
• /
• pp.86-90
• /
• 2017

In this study, a novel third-order bandpass filter, which is based on a rectangular closed loop resonator, is presented. By adding a series resonator to the conventional loop resonator, the resonator's even resonant mode is split into two modes, while the odd resonant mode is not affected. Therefore, by varying the values of the series resonator elements, the resonant frequencies of two even modes can be determined independent of the odd-mode resonant frequency. In the proposed triple-mode filter design, instead of using a lumped series resonator, a T-shaped transmission line is coupled to the resonator via a small gap. To verify the design method, a filter is designed at 2.4 GHz with a bandwidth of 100 MHz. The improved performances of the proposed triple-mode filter are compared with those of the conventional dual mode filter.

• 한국정보전자통신기술학회논문지
• /
• 제13권2호
• /
• pp.123-128
• /
• 2020

본 논문에서는 주파수 변화 감지 회로 (FVSC : frequency variation sensing circuit)를 포함하는 부궤환 루프를 가지는 저잡음 위상고정루프를 제안하였다. 위상 고정 상태에서 전압제어발진기의 출력주파수가 변화할 때 주파수 변화 감지 회로는 루프 필터의 커패시터의 전하량을 조절하여 제안한 위상고정루프의 위상잡음과 지터 특성을 개선할 수 있다. 위상고정루프의 출력 주파수가 증가하면 주파수 변화 감지 회로가 루프 필터 커패시터 전하를 감소시킨다. 이는 루프필터 출력 전압을 하강하게 하여 위상고정루프 출력 주파수가 하강하게 된다. 추가된 부궤환 루프는 제안한 위상고정루프의 위상잡음 특성을 더욱 더 좋게 한다. 주파수 변화 감지 회로에 사용된 커패시터 크기는 영점을 결정하는 루프 필터 커패시터 크기와 비교하여도 아주 작은 크기이어서 칩 크기에 영향을 미치지 않는다. 제안된 저잡음 위상고정루프는 1.8V 0.18㎛ CMOS 공정을 이용하여 설계되었다. 시뮬레이션 결과는 273fs 지터와 1.5㎲ 위상고정시간을 보여주었다.

• 방송과미디어
• /
• 제15권4호
• /
• pp.66-76
• /
• 2010

HEVC(High Efficiency Video Coding)는 현재 표준화가 진행되고 있는 새로운 비디오 부호화 표준의 가칭이다. 이 표준화에서는 H.264/AVC를 넘어선 높은 부호화 성능을 갖기 위해서 다양한 방법들이 논의되고 있으며, 그 중에서 deblocking filter 및 adaptive loop filter 기술에 대해 본 고에서 설명하고자 한다. 기술적으로 deblokcing 필터와 adaptive loop filter는 양자화 및 부호화 연산과 정에서 손실되는 정보를 줄이기 위해 복원된 영상에 필터링을 수행함으로써주관적화질을향상시키기위한기술이다.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2005년도 ICCAS
• /
• pp.233-236
• /
• 2005

Phase noise in a phase-locked-loop (PLL) is unwanted and unavoidable. It is a main concern in oscillation system especially PLL. The phase noise is derived in term of power spectrum density by using a reliable phase noise model. There are four noise sources being considered in this paper, which are generated by reference oscillator, voltage controlled oscillator, filter, and main divider. The major concern for this paper is the noise from the filter. Two types of second order low pass filter are used in the PLL system. Applying the mathematical phase noise model, the output noises are compared. The total noise from the passive filter is lower than the active filter at the offset frequency range between 1 Hz to 33 kHz.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2013년도 추계학술발표대회
• /
• pp.1506-1509
• /
• 2013

본 논문에서는 고성능 HEVC(High Efficiency Video Coding) 복호기 설계를 위한 효율적인 in-loop filter의 하드웨어 구조 설계에 대해 기술한다. in-loop filter는 deblocking filter와 SAO로 구성되며, 블록 단위 영상 압축 및 양자화 등에서 발생하는 정보의 손실을 보상하는 기술이다. 하지만 HEVC는 $64{\times}64$ 블록 크기까지 화소 단위 연산을 수행하기 때문에 높은 연산시간 및 연산량이 요구된다. 따라서 본 논문에서 제안하는 in-loop filter의 deblocking filter 모듈과 SAO 모듈은 최소 연산 단위인 $8{\times}8$ 블록 연산기로 구성하여 하드웨어 면적을 최소화하였다. 또한 SAO에서는 $8{\times}8$ 블록의 연산 결과를 내부레지스터에 저장하는 구조로 $64{\times}64$ 블록 크기를 지원하도록 설계하여 연산시간 및 연산량을 최소화 하였다. 제안하는 하드웨어 구조는 Verilog HDL로 설계하였으며, TSMC 칩 공정 180nm 셀 라이브러리로 합성한 결과 동작 주파수는 270MHz이고, 전체 게이트 수는 48.9k이다.