• 대한전자공학회논문지
• /
• 제20권3호
• /
• pp.29-32
• /
• 1983

본 논문에서는 ROM table look-up 방법에 의한 주파수 발생원리 및 이를 이용하여 전자교환국간의 신호방식에 사용되는 MF(multi-frequency) 디지탈 송신기의 설계에 관하여 고찰하였다. 그리고 실제로 MF 디지탈 송신기를 구성한 후 실험을 통해 신호의 규격을 충분히 만족시킴을 알 수 있었고, 이러한 근본적인 원리는 음성대역내의 주파수에 의한 신호방식에 적용이 가능함을 알 수 있으며 또한 전자교환기 국간 신호방식으로 사용되는 R2-MFC 신호 장비에도 이같은 원리를 적용하여 구성할 수 있음을 알 수 있다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2003년도 추계종합학술대회
• /
• pp.296-299
• /
• 2003

본 논문에서는 수중 음향 디지털 송수신기를 설계하고 DSP를 이용하여 구현하였으며 한국해양연구원 해양시스템안전연구소에서 보유하고 있는 무향수조 및 강원도 고성, 동해, 소양호 등에서 실험을 수행하였다. Quadrature phase shift keying (QPSK) 변조기술을 채택하였고, look-up table 기반의 효율적인 송신기 구조를 설계하였다. 13-symbols Barker code를 이용하여 에너지 검출 방식으로 프레임 동기를 획득하였고, FIR 필터 기반의 광대역 빔형성기, 적응 등화기 등과 같은 기저대역 디지털 신호처리 기법을 적용하였다. 광대역 빔형성기의 배열 센서 구조는 선형 등간격이며 4개의 센서를 이용하였다. 수중 음향 채널의 페이딩 특성을 극복하기 위해서 오류 정정 부호로써 1/2 길쌈부호화 방식을 채택하였으며 널리 사용되고 있는 Viterbi 복호기를 구현하였다. 무향수조 실험 및 실해역 실험을 통하여 설계한 디지털 송수신기 성능을 분석하였다.

• Journal of Power Electronics
• /
• 제18권3호
• /
• pp.681-693
• /
• 2018

This paper proposes a soft-switching bidirectional dc-dc converter (BDC) with an auxiliary circuit. The proposed BDC can achieve the zero-voltage switching (ZVS) using an auxiliary circuit in the buck and boost operations. The auxiliary circuit supplies optimal energy for the ZVS operation of the main switches. The auxiliary circuit consists of a resonant inductor, a back-to-back switch and two capacitors. A small-sized resonant inductor and an auxiliary switch with a low-rated voltage can be used in the auxiliary circuit. Zero-current switching (ZCS) turn-on and turn-off of the auxiliary switches are possible. The proposed soft-switching scheme has a look-up table for optimal switching of the auxiliary switches. The proposed strategy properly adjusts the turn-on time of the auxiliary switch according to the load current. The proposed BDC is verified by the results of PSIM simulations and experiments on a 3-kW ZVS BDC system.

• International Journal of Control, Automation, and Systems
• /
• 제4권3호
• /
• pp.344-350
• /
• 2006

The software GPS receivers based on the SDR technology provide the ability to easily adapt the other signal processing algorithms without changing or modifying the hardware of the GPS receiver. However, it is difficult to implement the software GPS receivers using a commercial processor because of the heavy computational burden for processing the GPS signals in real-time. This paper proposes an efficient GPS signal processing scheme to reduce the computational burden for processing the GPS signals in the software GPS receiver, which uses a fundamental notion compressing the replica signals and the encoded look-up table method to generate correlation values between GPS signals and replica signals. In this paper, it is explained that the computational burden of the proposed scheme is much smaller than that of the typical GPS signal processing scheme. Finally, the processing time of the proposed scheme is compared with that of the typical scheme, and the improvement in the aspect of the computational burden is also shown.

• 대한전자공학회논문지SD
• /
• 제37권10호
• /
• pp.73-81
• /
• 2000

본 논문은 분할된 look up table(LUT) 구조를 갖는 전력 소모 및 면적에 효율적인 보간 저역통과 여파기의 설계에 관한 것이다. 제안한 보간 여파기는 계수 대칭성과 LUT 데이터들이 대칭성을 이용하여 면적이 최소화된다. 최소의 면적으로 위상에 따라 분할된 LUT는 두개의 여파기가 공유하고 선택적으로 활성화됨으로써 저 전력 동작을 수행한다. 제안된 여파기는 5.0V 0.6${\mu}m$ CMOS 공정으로 설계되었으며 전력 소모 시뮬레이션은 Powermill을 사용하여 수행하였다. 기존에 제안된 여파기들과의 비교 실험 결과를 통하여 제안한 필터의 전력 소모는 26% 감소하였고 게이트 면적은 5% 감소하였음을 보인다.

• 한국전자파학회논문지
• /
• 제18권9호
• /
• pp.1090-1097
• /
• 2007

다중 빔 탐색 레이다는 디지털 빔 형성 기술을 이용하여 수신시 적층 빔을 형성하는 최신의 3D(3 Dimensional) 레이다 기술이다. 본 논문에서는 다중 빔 3D 레이다의 빔 형성기 설계 개념 및 다중 경로 현상이 없는 정상 환경 상태에서 표적 고도 추출 방법을 제안하고 고찰해 보고자 한다. FFT(Fast Fourier Transform)수신 빔형성기에서 안테나 정현 공간(sine space) 좌표계 기반으로 표적 고도 추출 알고리듬에 대해 기술하였다. 제안된 알고리듬은 1개의 look-up 테이블을 이용하여 다양한 고도 및 레이다 주파수 대역에 대해서 일치하는 결과가 나오는 것을 시뮬레이션으로 확인하였다.

• 한국통신학회논문지
• /
• 제26권6A호
• /
• pp.965-979
• /
• 2001

본 논문에서는 OFDM 시스템의 송신기에서 사용되는 선형 필터와 고출력 증폭기의 결합에 의한 \"기억성을 갖는 비선형 왜곡\"을 실제 하드웨어 구현에 적합하게 적은 계산량으로 보상할 수 있는 참조 테이블(look up table; LUT) 기반의 사전왜곡기를 제안한다. LUT를 이용하는 사전왜곡기들은 이미 많이 연구되었으나, 본 논문에서는 다중 입력/단일 출력 형태의 기억성을 갖는 비선형 왜곡을 작은 크기의 LUT를 이용하여 효율적으로 보상한다는 점에서 큰 차이가 있다. 제안 방법에서는 먼저 기억성이 없는 고출력 증폭기만이 존재할 때의 사전왜곡기를 우리가 이미 제안한 고정점 반복 사전왜곡기 알고리즘에 기반하여 LUT로 구현하고, 여기에 선형 역 시스템을 결합하여 기억성을 갖는 비선형 왜곡을 보상한다. 실제 구현 가능성 검토를 위해 제안된 사전왜곡기와 16-QAM, 256-IFFT/FFT OFDM 시스템 기저대역 모뎀을 TMS320C30 DSP를 이용하여 구현하였으며, 실험 결과 작은 크기의 LUT를 이용하여도 원래의 고정점 반복 사전왜곡기에 비해 매우 적은 계산량을 요구하면서 동일한 성능을 얻을 수 있음을 확인하였다.있음을 확인하였다.

• 한국컴퓨터정보학회논문지
• /
• 제10권3호
• /
• pp.345-352
• /
• 2005

본 논문에서는 실시간 3차원 온라인 게임을 위한 게임 렌더링 엔진을 설계하고자 한다. 기존에 렌더링 속도를 높이기 위하여 대표적으로 퀘이크 엔진에서는 공간분할을 위해 BSP트리를 사용하였다. 국내에서도 급격히 증가하고 있는 3D온라인 게임을 개발하기 위한 게임엔진이 필요하다. 현재는 고사양의 하드웨어 가속기 개발로 인해 렌더링 시간을 단축시키고 있지만 아직도 저 사양의 시스템을 사용하고 있는 게임 업체에서도 사용 가능한 소프트웨어적인 렌더링 시간 단축을 위한 엔진의 개발이 여전히 요구되고 있다. 따라서 Empty space BSP트리를 이용하여 PVS look-up테이블을 구축하여 렌더링 시간을 줄인 게임엔진을 설계하고 구현하였다.

• Journal of Power Electronics
• /
• 제2권2호
• /
• pp.146-153
• /
• 2002

this paper presents an implementation of digital control system of speed sensorless for Reluctance Synchronous Motor (RSM) drives with direct torque control (DTC). The problem of DTC for high-dynamic performance RSM drive is generating a nonlinear torque due to a saturated nonlinear inductance curve with various load currents. The control system consists of stator flux observer, compensating inductance look-up table, rotor position/speed/torque estimator, two hysteresis band controllers, an optimal switching look-up table, IGBT voltage source unverter, and TMS320C31 DSP controller. The stator flux observer is based on the combined voltage and current model with stator flux feedback adapitve control that inputs are the compensated inductances, current and voltage sensing of motor terminal with estimated rotor angle for wide speed range. The rotor position is estimated rotor speed is determined by differentiation of the rotor position used only in the current model part of the flux observer for a low speed operation area. It does not requrie the knowledge of any montor paramenters, nor particular care for moter starting, In order to prove the suggested control algorithm, we have simulation and testing at actual experimental system. The developed sensorless control system is showing a good speed control response characterisitic result and high performance features in 20/1500 rpm with 1.0Kw RSM having 2.57 ratio of d/q reluctance.

• 한국정보처리학회논문지
• /
• 제3권3호
• /
• pp.564-571
• /
• 1996

본 논문에서는 새로운 ASIC 구조로 최근에 관심을 모으고 있는 TLU형 FPGA를 위한 순차회로 기술 매핑에 관한 것이다. 본 고에서 제안하는 TLU형 FPGA를 위한 순차회로 기술 매핑방법은 먼저 6개 또는 7개의입력을가지는 조합 및 순차 노드에대해서 전처리 기를 사용하여 한 출력 CLB에매핑하고, 매핑안된나머지 중 순차회로합병 조건에 만족 하는 6개 혹은 7개 입력 변수를 갖는 노드부터 CLB에 매핑한다. 본 고에서 제안한 순차 회로 기술 매핑 방법이 간단하면서 만족스런 수행 시간과 결과를 얻었다. 여러개의 벤치마크 화로를 sis-pga(map_together 및 map_scparate)순차회로 합성 시스템과 비교 하였으며, 실험결과는 본 시스템이 sis-pga 보다 17% 이상 성능이 좋다는 결과를 보여 주고 있다.