• 정보보호학회논문지
• /
• 제12권2호
• /
• pp.35-44
• /
• 2002

본 논문에서는 Radix-$2^k$ 모듈라 곱셈 알고리즘 기반의 고속 RSA 지수승 연산기의 구현 방법을 제시하고 검증하였다. Radix-$2^k$ 모듈라 곱셈 알고리즘을 구현하기 위해 Booth receding 연산 알고리즘을 사용하였으며 최대 radix-16 연산을 위해 2K-byte 메모리와 2개의 전가산기와 3개의 반가산기의 지연을 갖는 CSA(carry-save adder) 어레이를 사용하였다. CSA 어레이 출력인 캐리와 합을 고속으로 가산하기 위해 마지막 덧셈기로써 캐리 발생과 지연시간이 짧은 가상 캐리 예측 덧셈기(pseudo carry look-ahead adder)를 적용하였다. 또한, 주어진 공정에서 동작 주파수와 처리량의 관계를 통해 Radix-$2^k$에서 설계 가능한 radix 값을 제시하였다. Altera FPGA EP2K1500E를 사용하여 기능을 검증한 후 삼성 0.35$\mu\textrm{m}$ 공정을 사용하여 타이밍 시뮬레이션을 하였으며 radix-16 모듈라 곱셈 알고리즘을 사용할 경우 모듈라 곱셈에 (n+4+1)14 의 클럭을 사용하여 1,024-bit RSA를 처리하는데 50MHz에서 5.38ms의 연산 속도를 측정하였다.

• 한국통신학회논문지
• /
• 제25권4B호
• /
• pp.788-795
• /
• 2000

SLA(Scattered look-ahead) 파이프라인 방법은 IIR 필터의 고속/저전력 응용에 효율적으로 쓰여질 수 있다. 그러나 이 방법은 파이프라인된 필터의 안정성을 보장할 수 있지만, 필터의 극점들이 어느 임계지역에 밀집될 때 큰라운드 오프 노이즈 영향을 받게 된다. 이러한 문제점을 해결하기 위해 제약된 Remez exchange 알고리즘을 이용하는 저잡음 구현 기술이 제안되었으며 이 방법에서는 극점들이 밀집되는 것을 피하기 위해 임계지역에 위치한 극점들의 각을 제약하여 원하는 필터의 스펙트럼을 얻는다. 본 논문에서는 제약된 각을 가지는 극점들의 반지름을 극점이 움직이는 방향에 따라 최적화하는 알고리즘을 제안하고 제안한 방법에 의해 향상된 스펙트럼 특성 또는 라운드오프 노이즈 영향의 감쇄 효과를 얻을 수 있음을 보인다.

• Journal of applied mathematics & informatics
• /
• 제17권1_2_3호
• /
• pp.457-473
• /
• 2005

In each step of the quasi-minimal residual (QMR) method which uses a look-ahead variant of the nonsymmetric Lanczos process to generate basis vectors for the Krylov subspaces induced by A, it is necessary to decide whether to construct the Lanczos vectors $v_{n+l}\;and\;w{n+l}$ as regular or inner vectors. For a regular step it is necessary that $D_k\;=\;W^{T}_{k}V_{k}$ is nonsingular. Therefore, in the floating-point arithmetic, the smallest singular value of matrix $D_k$, ${\sigma}_min(D_k)$, is computed and an inner step is performed if $\sigma_{min}(D_k)<{\epsilon}$, where $\epsilon$ is a suitably chosen tolerance. In practice it is absolutely impossible to choose correctly the value of the tolerance $\epsilon$. The subject of this paper is to show how discrete stochastic arithmetic remedies the problem of this tolerance, as well as the problem of the other tolerances which are needed in the other checks of the QMR method with the estimation of the accuracy of some intermediate results. Numerical examples are used to show the good numerical properties.

• 대한전자공학회논문지SD
• /
• 제46권8호
• /
• pp.125-136
• /
• 2009

본 논문에서는 MB-OFDM 초광대역 시스템을 위한 높은 속도와 저복잡도를 갖는 2-비트 레벨 파이프라인 비터비 디코더를 소개한다. 가산-비교-선택 유닛(ACSU)은 비터비 복호기의 주요 병목지점으로서, 임계경로를 줄이는 2-step look-ahead 기법에 기반을 둔 2-비트 레벨 파이프라인 MSB-first ACSU 유닛에 대해 제안한다. 제안하는 ACSU 구조는 1.8V의 공급 전압에서 동작하는 $0.18-{\mu}m$ CMOS 공정을 이용하여 구현하였다. ACSU유닛은 870MHz의 클록 주파수에서 동작하며, 1.7Gb/s 의 데이터 처리율을 가진다.

• 정보처리학회논문지A
• /
• 제12A권1호
• /
• pp.7-12
• /
• 2005

Scattered look-ahead (SLA) 파이프라인 방법은 디지털 IIR 필터의 고속 또는 저전력 응용분야에 효율적으로 사용된 수 있다. 그러나 이 방법을 통하여 파이프라인된 필터의 안정성이 보장될 수 있지만 필터의 극점들이 임계지역에 밀집될 때에는 큰 라운드오프 잡음에 영향을 받게 된다. 파이프라인된 필터에서 밀집된 극점들을 피하기 위해 수정된 Remez exchange 알고리즘과 최소 자승법을 이용하여 극점의 각도와 반지름을 제한한 IIR 필터 설계 방식을 제안하였으며, 그 결과 향상된 주파수 응답과 감소된 계수 민감도를 얻을 수 있었다. 또한 모의실험 결과를 통하여 제안된 방법이 일반적인 방법에 비해 $33{\%}$의 면적감소와 $45{\%}$의 전력을 감소시킴을 확인하였다.

• 한국경영과학회지
• /
• 제22권2호
• /
• pp.79-97
• /
• 1997

Many dispatching rules have been developed for the on-line control of product flow in a job shop. The introduction of a flexible manufacturing system (FMS) has added a new requirement to classical job shop control problem : the selection of machines by parts of different types. An FMS can keep a great deal of information on the status of the system, such as information on what is scheduled in the near future, with great accuracy. For example, the knowledge of the time when the next part will arrive at each machine can be neneficial for the routing. This paper tests the effects of the use of this knowledge for part routing on the parts flow time (sum of the time for waiting and service) under a simple routing procedure- a look-ahead routing procedure. A test under many operating conditions shows that the reduction of part flow time from the cases without using this information is between 1% and 11%, which justifies more study on this routing procedure at real production sites when machine capacity is a critical issue. The test results of this paper are also valid for other highly automated systems such as the semi-conductor fabrication plants for routing when the arrivals of parts in the near future are known.

• 한국시뮬레이션학회논문지
• /
• 제21권4호
• /
• pp.1-9
• /
• 2012

본 논문에서는 유한 용량 자동생산 시스템의 효율적인 운용을 위하여 기존에 제안된 은행가(BA) 알고리즘의 단점을 개선시킨 2단계 Look-ahead 은행가 알고리즘을 제안하였다. 제안된 알고리즘은 각 job 단위 별 전체 남은 공정의 처리 가능성뿐만 아니라 job들 간의 부분적인 이동 가능성을 동시에 고려하여 시스템 내부에 존재하는 job들의 완성 가능성을 결정함으로서 기존 알고리즘의 안전 상태 식별 능력을 향상시켰다. 수치 실험을 통해 제안된 알고리즘의 향상된 성능을 (i) 안전 상태 탐색율과 (ii) 시스템 Throughput을 기준으로 확인하였으며, paired t-test를 통해 검증하였다.

• 융합신호처리학회논문지
• /
• 제2권4호
• /
• pp.91-96
• /
• 2001

본 논문에서는 고속 저전력 곱셈기에 적합한 CPA(Carry Propagation Adder)로 부분의 ENMODL(Enhanced NORA MODL) 설계방식을 제안한다. ENMODL 설계방식은 반복성이 CLA(Carry -Look-ahead Adder) 가산기와 같은 회뢰에서 면적을 줄 일수 있고 동작 속도를 빠르게 할수 있다. 기존의 NMODL CLA 와 비교하여 6.27%동작속도가 빠르다. 따라서 본 논문에서는 저전 고속 곱셈기에 적합한 CPA 부분을 ENMODL CLA 가산기로 설계했고, 현대 0.6$\mu\textrm{m}$2-ploy 3-metal 공정파라미터를 이용하여 HSPICE로 시뮬레이션 하여 회로의 성능을 확인하였다. 또한 CADENCE tool를 이용하여 16비트 곱셈기에 적합한 ENMODL CLA를 레이아웃 하였다.

• 대한전자공학회논문지TC
• /
• 제42권10호
• /
• pp.25-30
• /
• 2005

본 논문에서는 신호공간 검출의 개념을 일반화하여 하나의 심볼 구간에서 하나 이상의 심볼들의 블록에 대한 검출을 수행하는 고정지연 트리 검색 신호검출기의 구성을 제안한다. 제안된 기법은 고속의 구현에 적합하다. 두 가지의 접근방법이 논의되며 이들은 모두 효율적인 신호공간 분할에 기반을 두고 있다. 첫 번째 방법에서는 심볼의 검출이 다중 클래스 분할에 기반을 둔다. 이 방법은 2개의 클래스에 기반을 둔 이진 심볼 검출방법을 일반화한 접근방법을 사용한다. 두 번째 방법에서는 이진 신호 검출이 look-ahead 기법과 결합된 고도의 병렬처리 신호검출 구조를 활용한다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1999년도 하계학술대회 논문집 G
• /
• pp.3181-3183
• /
• 1999

A CMOS two-stage oscillator applicable to requiring in- and quadrature-phase components such as RF and data retiming applications are presented using phase-look-ahead technique. This paper clearly describes the operation principle of the presented two-stage oscillator and the principle can be also applicable to the high speed high speed divide-by-two is usually used for prescaler of the frequency synthesizer. Also, the sucessful oscillation of the proposed oscillator using PLA is confirmed through the experiment. The test vehicle is designed using 0.8 ${\mu}m$ N-well CMOS process and it has a maximum 914MHz oscillation showing -75dBclHz phase noise at 100kHz offset with single 2V supply.