• 한국조경학회지
• /
• 제36권6호
• /
• pp.1-11
• /
• 2009

본 연구는 현대조경의 추상유형에 관한 연구로서 현대조경의 탈장르적 경향과 건축, 조경, 예술 장르간의 하이브리드화에 의해 현대조경의 형태나 예술성은 과거의 픽쳐레스크식의 조경이 표현할 수 없었던 많은 부분들을 표현해 내고 있다. 이러한 영향으로 인해 현대의 조경은 한편의 거대한 추상예술을 보는 듯하고, 그 난해함은 정도를 더하고 있어 일반대중들 뿐만 아니라 전문 조경가들조차도 추상적 현대조경에 대한 해석이 분분하고 정확한 이해나 해석에 어려움을 토로하고 있어 현대조경의 추상성에 대한 연구가 제기되고 있다. 이에 본 연구는 조경, 건축, 미술 등 여러 다양한 예술분야에서 예술의 창작원리로 작용되어온 '추상성'에 대해 근본적인 탐구를 하여 추상에 대한 이론정립, 추상성 변천과정, 추상성의 현대적 의미를 파악하여, 조경학적 시각으로 각 예술분야와의 연계성을 밝히고 현대조경작가와 작품에서 표현되어 나타나는 추상형태, 추상언어, 추상특징을 추출해봄으로써 현대추상조경의 진리를 파악하고자 하였다. 본 연구를 통하여 현대조경의 추상유형은 다음과 같이 세 가지로 구분할 수 있다. $\cdot$연역적 추상조경(inductive abstract)은 논리적 과정에 의하지 않고 직관적이고 선험적인 정신성, 그리고 초월적 관념 표상을 의미하며 예술가의 내면의 세계 즉, 다시 말해서 외부 대상이 없이 예술가 자신의 관념이나 마음 속을 그리고자 하여 대상의 재현이 아닌 작가 내면의 표현 또는 표출되는 것이다. $\cdot$귀납적 추상조경(deductive abstract)은 전통적 사실주의에 입각하여 대상을 객관적 사실에 대해 지적이고 논리적인 사상(捨象)의 과정을 거쳐서 대상을 단순화하거나 왜곡, 과장, 확대된 논리적 조형성을 표현한다. $\cdot$복합적 추상조경(complex abstract)은 연역적 추상조경과 귀납적 추상조경이 복합적으로 나타난다. 이상으로 살펴본 바와 같이 현대조경의 추상유형에 관한 연구는 추상조경작품에 대한 가치를 재평가하는 계기가 될 수 있고 현대의 추상조경작품에 대한 이해를 높이며, 미래의 조경에 더욱 긍정적으로 작용할 것이다. 따라서 보다 심도 있는 연구와 이의 근본이 되는 추상성에 대한 연구는 앞으로도 지속되어야 한다.

• 한국지능시스템학회:학술대회논문집
• /
• 한국퍼지및지능시스템학회 1993년도 Fifth International Fuzzy Systems Association World Congress 93
• /
• pp.975-976
• /
• 1993

This talk presents the overview of the author's research and development activities on fuzzy inference hardware. We involved it with two distinct approaches. The first approach is to use application specific integrated circuits (ASIC) technology. The fuzzy inference method is directly implemented in silicon. The second approach, which is in its preliminary stage, is to use more conventional microprocessor architecture. Here, we use a quantitative technique used by designer of reduced instruction set computer (RISC) to modify an architecture of a microprocessor. In the ASIC approach, we implemented the most widely used fuzzy inference mechanism directly on silicon. The mechanism is beaded on a max-min compositional rule of inference, and Mandami's method of fuzzy implication. The two VLSI fuzzy inference chips are designed, fabricated, and fully tested. Both used a full-custom CMOS technology. The second and more claborate chip was designed at the University of North Carolina(U C) in cooperation with MCNC. Both VLSI chips had muliple datapaths for rule digital fuzzy inference chips had multiple datapaths for rule evaluation, and they executed multiple fuzzy if-then rules in parallel. The AT & T chip is the first digital fuzzy inference chip in the world. It ran with a 20 MHz clock cycle and achieved an approximately 80.000 Fuzzy Logical inferences Per Second (FLIPS). It stored and executed 16 fuzzy if-then rules. Since it was designed as a proof of concept prototype chip, it had minimal amount of peripheral logic for system integration. UNC/MCNC chip consists of 688,131 transistors of which 476,160 are used for RAM memory. It ran with a 10 MHz clock cycle. The chip has a 3-staged pipeline and initiates a computation of new inference every 64 cycle. This chip achieved an approximately 160,000 FLIPS. The new architecture have the following important improvements from the AT & T chip: Programmable rule set memory (RAM). On-chip fuzzification operation by a table lookup method. On-chip defuzzification operation by a centroid method. Reconfigurable architecture for processing two rule formats. RAM/datapath redundancy for higher yield It can store and execute 51 if-then rule of the following format: IF A and B and C and D Then Do E, and Then Do F. With this format, the chip takes four inputs and produces two outputs. By software reconfiguration, it can store and execute 102 if-then rules of the following simpler format using the same datapath: IF A and B Then Do E. With this format the chip takes two inputs and produces one outputs. We have built two VME-bus board systems based on this chip for Oak Ridge National Laboratory (ORNL). The board is now installed in a robot at ORNL. Researchers uses this board for experiment in autonomous robot navigation. The Fuzzy Logic system board places the Fuzzy chip into a VMEbus environment. High level C language functions hide the operational details of the board from the applications programme . The programmer treats rule memories and fuzzification function memories as local structures passed as parameters to the C functions. ASIC fuzzy inference hardware is extremely fast, but they are limited in generality. Many aspects of the design are limited or fixed. We have proposed to designing a are limited or fixed. We have proposed to designing a fuzzy information processor as an application specific processor using a quantitative approach. The quantitative approach was developed by RISC designers. In effect, we are interested in evaluating the effectiveness of a specialized RISC processor for fuzzy information processing. As the first step, we measured the possible speed-up of a fuzzy inference program based on if-then rules by an introduction of specialized instructions, i.e., min and max instructions. The minimum and maximum operations are heavily used in fuzzy logic applications as fuzzy intersection and union. We performed measurements using a MIPS R3000 as a base micropro essor. The initial result is encouraging. We can achieve as high as a 2.5 increase in inference speed if the R3000 had min and max instructions. Also, they are useful for speeding up other fuzzy operations such as bounded product and bounded sum. The embedded processor's main task is to control some device or process. It usually runs a single or a embedded processer to create an embedded processor for fuzzy control is very effective. Table I shows the measured speed of the inference by a MIPS R3000 microprocessor, a fictitious MIPS R3000 microprocessor with min and max instructions, and a UNC/MCNC ASIC fuzzy inference chip. The software that used on microprocessors is a simulator of the ASIC chip. The first row is the computation time in seconds of 6000 inferences using 51 rules where each fuzzy set is represented by an array of 64 elements. The second row is the time required to perform a single inference. The last row is the fuzzy logical inferences per second (FLIPS) measured for ach device. There is a large gap in run time between the ASIC and software approaches even if we resort to a specialized fuzzy microprocessor. As for design time and cost, these two approaches represent two extremes. An ASIC approach is extremely expensive. It is, therefore, an important research topic to design a specialized computing architecture for fuzzy applications that falls between these two extremes both in run time and design time/cost. TABLEI INFERENCE TIME BY 51 RULES {{{{Time }}{{MIPS R3000 }}{{ASIC }}{{Regular }}{{With min/mix }}{{6000 inference 1 inference FLIPS }}{{125s 20.8ms 48 }}{{49s 8.2ms 122 }}{{0.0038s 6.4㎲ 156,250 }} }}

• 한국콘텐츠학회논문지
• /
• 제12권8호
• /
• pp.1-12
• /
• 2012

본 논문에서는 시공간 그래프를 이용하여 가상세계의 구성요소인 상황들에 역사적 맥락을 부여하고, 온톨로지를 사용하여 상황의 구성요소인 객체와 관계 및 사건에 관한 체계적 표현이 가능하게 하였다. 이를 위해 시간적 측면에서 과거, 현재 뿐 아니라 미래까지 포괄적으로 표현하고, 공간을 효율적이면서도 직관적으로 표현할 수 있는 방법을 개발하였다. 이 표현구조는 전체적으로 물리적 계층, 논리적 계층 그리고 개념적 계층들로 구성하되 계층들 간의 상호연관성을 종합적으로 표현하여 각 계층에 상응하는 세계들 속의 사건들을 역사적으로 의미있게 시뮬레이션할 수 있게 한다. 이러한 지식표현구조는 가상세계를 이루는 상황들을 시뮬레이션하는 바탕으로 사용하는 동시에, 가상세계 거주자들이 상황을 판단하고 평가를 내리는데 필요한 개별적인 지식을 구현하는데도 사용한다. 다층적 구조의 가상세계에다 시간적 변화를 추가로 수용할 수 있는 다차원의 복합지식구조를 개발함으로써 역사 속에서 상황의 다양성을 극대화 할 수 있는 가상세계 시뮬레이션의 기본 토대가 마련되게 된다.

• 한국전자통신학회논문지
• /
• 제15권1호
• /
• pp.45-52
• /
• 2020

본 논문에서는 저장 및 검색 성능과 보안을 고려하여 key-value 형태의 SSD를 활용한 RDF 데이터 저장 및 검색 문제에 대한 해결책을 제안한다. Key-value SSD를 사용한 RDF 데이터 셋으로 부터 논리 관계와 실제 값을 분리하기 위한 2단계 압축 알고리즘을 제안한다. 이는 압축 및 저장 성능뿐만 아니라 보안도 향상시킨다. 우리는 또한 검색 성능 향상과 병합정렬 조인 알고리즘 구현을 위한 R∗-tree 기반 하이브리드 검색 구조를 제안했으며, R∗-tree 검색 효율성에 영향을 미치는 요인들에 대해 설명한다. 논문에서 제안된 방식은 기존의 압축 및 저장 그리고 검색 접근 방식보다 저장 공간을 적게 차지하면서 더 빠른 결과를 얻을 수 있으며, 다양성, 유연성, 그리고 보안 측면에서 더 우수한 경쟁력을 가진다.

• 한국디지털건축인테리어학회논문집
• /
• 제1권1호
• /
• pp.59-66
• /
• 2001

The purpose of this study is to improve productivity of architectural space planning(A.S.P,) by computer system and to optimize ASP. A searching algorithm is the best way to slave optimized A.S.P. Because architectural design is too many various site situations and client's demands to specify the general solving methods. This method seek the best design case in all possibility and to be modeled as this; Seongbukgu's case that is city structure former times negative by in facilities utilization of the near street limit. But, case of Gangnamgu and Songpagu is thought that environment and utilization etc. of area life of old people are affinity with quality of life environment of old people when see that is using various area facilities using electric railway and a bus etc. actively. It is looked by the other that individual's special quality uses area facilities according to life partner's existence and nonexistence and family composition and existence and nonexistence of profession and distinction of sex. Show difference of external behavior according to public garden and market and supermarket and welfare facilities etc.'s location in dwelling environment of area and relation about facilities of area has been formed and old people and dwelling environment of area can know that is that do interaction. Environment that access about facilities may have to be easy, and can live that communicating closely with area's inhabitantses may have to consist so that old people may can run various external life.. Notions of the evaluated value is an profit(+) and expense(-) that decide design intention. To adapt real planning, 1. A raster type space cell has logical site informations. 2. To be evaluate various factor. 3. To reflect operator's design mind, they should add an extra weight on evaluated value.

• 한국정보처리학회논문지
• /
• 제3권4호
• /
• pp.961-968
• /
• 1996

무궁화 위성 과제 중에서는 지구국 시스템에서 위성 링크를 통한 LAN 상호간의 접속을 제공하기 위한 시범위성 네트워크 모듈의 구현을 수행하였다. 이 시범 네트워 크는 위성을 통하여 다양한 응용들에 대한 수행을 검증하기 위한 시험을 지원할 수있 다.본 논문에서는 위성 전송시의 장단점을 고려하여 충분히 응용할 수 있는 위성-LAN 접속 구조를 제안하였다. 본 네트워크 구조는 두개의 노드에서 복수의 논리 접속을 수행하는 연결 중심형인 위성 프로토콜을 사용함으로서 높은 데이타 전송과 위성 접속 에러율에 대한 높은 성능을 제공한다. 또한, 프로토콜 변환 방법에 따라 라우터 접속을 수행할수 있다. 위성과 네트워크 접속의 구조는 4W 고출력 증폭기가 장착된 1.8m의 안테나, 위성통신용 모뎀, 위성 네트워크 접속 장치가 설계되었다. 이 시스 템은 최대 1.544 Mbps의 전송 속도를 자원할수 있으며 네트워크 관리면에서도 우수 하게 동작하였다.

• 한국정보처리학회논문지
• /
• 제3권7호
• /
• pp.1697-1706
• /
• 1996

이 논문에서는 멀티미디어 회의를 하면서 공동 편집을 하는 시스템 MissCW (Multiuser Interactive System for Synchronous Collaborative Writing)를 설계하고 구현한 내용을 소개한다. 이 시스템의 문서 모델인 DMDA(Distributed Multimedia Document Architecture)는 논리 구조를 가지며 표현 스타일 객체와 표시 객체를 포함 한다. 본 공동 저작 시스템의 동기성은 멀티미디어 회의와 편집 윈도우의 공유 모드로 실현되었다. 이 시스템의 공동 편집기는 분산 객체들을 논리 구조로 조합 하여 하나의 문서로 만들 수 있는 구조 지향적 편집 방식을 제공한다. 미들웨어인 공유 객체 관리자 (SOM;shared Object Manager)는 공유 객체들을 일관성 있게 유지하며 응용 프로그램이 객체들을 효율적으로 이용할 수 있게 도와준다. 이 시스템의 하부 제어 구조는 강력한 서버 없이도 구현이 가능하도록 기본적으로는 복제 구조를 채택하였으나 공유 자료의 일관성유지를 위하여 가상 노드로의 중앙 집중 구조를 혼합 적용하였다. 가상 노드는 공유 객체 관리자의 객체 제어기에 해당하며 공유 객체 테이블(SOT; Shared Object Table)을 다루는 모든 일을 한다.

• 농촌계획
• /
• 제17권3호
• /
• pp.55-65
• /
• 2011

Long distance trail or trail system planning is the first important step in transforming your vision into reality. Planning presents a vision for a trail or trail system and brings a comprehensive, long-range perspective. The master plan provides solid, credible recommendations for developing a trail or trail system that is safe, convenient, well used, supported by local residents, practicality to implement, and customized to meet the needs of the community, you will need to follow a logical planning. The key elements of master planning includes site assessment, vision, goals and objectives, routing and design, implementation strategies. Trails or trail systems should provide linkages to popular destinations, safely accommodate a variety of users, and be sensitive to any negative impacts on the natural environment and wildlife. Trails planners also need to think about how the trail, or trail system will function in the future as areas are developed or trail population increases. All of these factors during the planning process will ensure the existence of high-quality facilities for years to come. Project for Nakdong-jungmaek trail planning combine long distance trail with circuit way. That project is a planning brought out the best in each of Tokai natural way and Cotswold way. That is planning which is combined a wooded trail in Tokai natural way with access and facilities improving economy in Cotswold way. Also That planning embraces a core cultural center which is concerned forest or wood to come more people.

• 한국통신학회논문지
• /
• 제39B권7호
• /
• pp.425-432
• /
• 2014

본 논문은 멀티채널과 멀티웨이 구조를 가진 SSD의 구조적 특성을 감안한 웨어레벨링 알고리듬을 제안한다. 제안된 알고리듬은 쓰기 요청이 도착했을 때 DRAM에 저장된 데이터를 논리주소 접근 빈도에 따라 핫 데이터와 콜드 데이터로 나누고, 블록 소거횟수의 편차를 줄이도록 데이터를 할당한다. 콜드 데이터를 소거횟수가 많은 블록에 할당하여 소거횟수 증가를 억제한다. 멀티채널과 멀티웨이 구조의 SSD 시뮬레이터에 다양한 어플리케이션에서 얻어진 트레이스를 적용하여 검증한 결과, 기존의 웨어레벨링 알고리듬을 사용하는 경우에 비해 블록의 소거횟수의 차이가 평균 9.3% 줄어들고 총 소거횟수가 평균 4.6% 감소하였다.

• 전자공학회논문지CI
• /
• 제43권4호
• /
• pp.23-30
• /
• 2006

본 논문은 $LiNbO_3$ 광스위칭 소자를 이용한 광컴퓨터 시스템인 SPOC(Stored Program Optical Computer)의 제어 동작의 문제점을 개선한 회로를 설계하고 검증한다. SPOC의 메모리는 DLM(Delay Line Memory) 구조이고, 오퍼런드가 필요 없는 명령어도 메모리 접근 과정을 수행하기 때문에 메모리 접근에 많은 시간이 소요되는 문제점이 있다. 또한 원하는 연산만을 선택하여 수행할 수 없기 때문에 산술논리장치에서 불필요한 연산이 많이 수행된다. 따라서 본 논문에서는 오퍼런드를 찾기 전에 미리 명령어를 해독함으로써 오퍼런드가 필요 없는 명령어의 메모리 접근을 제거하도록 회로를 개선한다. 또한 산술논리장치내의 모든 연산회로에 오퍼런드를 보내지 않고 특정 연산회로에만 오퍼런드를 보냄으로써 불필요한 연산을 줄인다. 그리고 DIR(Dual Instruction Register) 구조를 제시하여 전체 프로그램의 실행시간을 최소화한다.