• 실천공학교육논문지
• /
• 제9권1호
• /
• pp.41-48
• /
• 2017

본 논문에서는 기초 디지털 논리 회로 실습 교육 과정을 설계하기 위해, 디지털 출력을 갖는 아두이노 프로그래밍을 통한 디지털 논리회로 제어 방법을 제안하였다. 디지털 논리회로와 아두이노 프로그래밍 실습은 국내 교육과정의 고등학교 및 대학교의 공학 계열 학과에서 필수 교육과정으로 지정하고 있다. 하지만 실제 실습에는 디지털 논리회로와 아두이노 프로그래밍이 결합된 예제가 부족하고, 디지털 논리회로를 설계하고 오실로스코프 보다 저가의 비용으로 실험할 수 있는 교육 과정이 부족하다. 이에 본 논문에서는 이 문제를 해결하는 디지털 출력 명령을 통한 아두이노 프로그래밍을 통해, 디지털 논리회로를 제어하고 실습해보는 한 학기 기간의 기초 디지털 논리 회로 실습 교육 과정을 제안하였다.

• 한국경영과학회:학술대회논문집
• /
• 대한산업공학회/한국경영과학회 2000년도 춘계공동학술대회 논문집
• /
• pp.617-620
• /
• 2000

In this paper, we show an application of constraint logic programming to the operation scheduling on machines in a job shop. Constraint logic programming is a new genre of programming technique combining the declarative aspect of logic programming with the efficiency of constraint manipulation and solving mechanisms. Due to the latter feature, combinatorial search problems like scheduling may be resolved efficiently. In this study, the jobs that consist of a set of related operations are supposed to be constrained by precedence and resource availability. We also explore how the constraint solving mechanisms can be defined over a scheduling domain. Thus the scheduling approach presented here has two benefits: the flexibility that can be expected from an artificial intelligence tool by simplifying greatly the problem; and the efficiency that stems from the capability of constraint logic programming to manipulate constraints to prune the search space in an a priori manner.

• 한국경영과학회지
• /
• 제27권4호
• /
• pp.87-109
• /
• 2002

A satisfiability problem in propositional logic is the problem of checking for the existence of a set of truth values of atomic prepositions that renders an input propositional formula true. This paper describes an empirical investigation of a particular integer programming approach, using the set covering model, to solve satisfiability problems. Our satisfiability engine, SETSAT, is a fully integrated, linear programming based, branch and bound method using various symbolic routines for the reduction of the logic formulas. SETSAT has been implemented in the integer programming shell MINTO which, in turn, uses the CPLEX linear programming system. The logic processing routines were written in C and integrated into the MINTO functions. The experiments were conducted on a benchmark set of satisfiability problems that were compiled at the University of Ulm in Germany. The computational results indicate that our approach is competitive with the state of the art.

• 한국산업정보학회:학술대회논문집
• /
• 한국산업정보학회 1997년도 추계학술대회 발표논문집:21세기를 향한 정보통신 기술의 전망
• /
• pp.79-89
• /
• 1997

Logic programming has many advantages as a paradigm for parallel programming because it offers ease of programming while retaining high expressive power due to its declarative semantics. In parallel logic programming, one of the important issues is the compile-time parallelism detection. Static data-dependency analysis has been widely used to gather some information needed for the detection of AND-parallelism. However, the static data-dependency analysis cannot fully detect AND-parallelism because it does not provide some necessary functions such as the propagation of groundness. As an alternative approach, abstract interpretation provides a promising way to deal with AND-parallelism detection, while a full-blown abstract interpretation is not efficient in terms of computation since it inherently employs some complex operations not necessary for gathering the information on AND-parallelism. In this paper, we propose an abstract domain which can provide a precise and efficient way to use the abstract interpretation for the detection of AND-parallelism of logic programs.

• 공학교육연구
• /
• 제18권6호
• /
• pp.46-51
• /
• 2015

Recently, Information Communication Technology(ICT) is one of the most important technology that supports the modern society. As the ICT rises, the needs of the nurturing talents, who can develop a service or hardware on the basis of the humanities increases. As a result, teaching programming skills to students studying humanities and social science are essential. Also, it is important to train students studying science and engineering to write their thoughts logically. In order to serve these students, we introduce a pedagogy for computer programming using programming essay. Since a program is a sequence of the operations based on the programmer's logical thinking, programming can be considered as describing programmer's logic in the proper order using programming syntax. In this research, we train students to describe their logic using natural language. Students write down their essays for a given programming problems. Also, we introduce a pedagogy guideline using programming essay.

• 한국CDE학회논문집
• /
• 제14권1호
• /
• pp.50-59
• /
• 2009

There are two main problems in the current PLC ladder programming practices: First, currently there are no widely adopted systematic design methods to deal with PLC based control systems in the shop floor. So, the control logic design phase is usually omitted in current PLC programming development life cycle. Second, PLC ladder logic provides only microscopic view of system processes. As a result, it is difficult for FA engineers to have overall perspectives about the interaction of system components intuitively during the verification step of logic errors. To solve these problems, this paper proposed object-oriented design and automatic generation method of PLC ladder logic. Based on the proposed method, the computer software to assist the automatic ladder logic generation is also developed.

• 전자공학회논문지A
• /
• 제33A권5호
• /
• pp.180-187
• /
• 1996

This paper describes a post-layout simulation method using VHDL and C for verifying the architecture of antifuse-based FPGAs and the dedicated CAD system. An antifuse-based FPGA consists of programming circuitry including decoding logic, logic modules, segmented tracks, antifuses and I/O pads. The VHDL model which includes all these elements is used for logic verification and programming verification of the implemented circuit by reconstructing the logic circuit from the bit-stream generated from layout tool. The implemented circuit comprises of logic modules and routing networks. Since the routing delay of the complex networks is comparable to the delay of the logic module in the FPGA, the accurate post-layout simulation is essential to the FPGA system. In this paper, the C program calculates the delay of the routing netowrks using SPICE, elmore or horowitz delay models and the results feedback to the VHDL simulation. Critical path anc be found from this post-layout simulation results.

• 철학연구
• /
• 제139권
• /
• pp.1-21
• /
• 2016

문장 서술의 일관성이나 진 위를 신속 정확히 파악하기 위해서 컴퓨터의 힘을 빌릴 수 있다. 따라서 문장논리의 컴퓨터프로세싱으로 문장 전체 서술의 일관성이나 진 위를 신속 정확히 파악하기 위한 연구가 있을 만하다. 이런 필요에 따라 본 연구에서는 컴퓨터프로세싱과정을 기획하고, 그 프로세싱에 필요한 테이블을 작성하고, 그리고 5개 논리규칙의 테이블을 우선 개발하여 활성화해본다. 그래서 차후 연구에서 10개의 기본추론규칙과 11개의 파생추론규칙 각각의 테이블을 개발하고, 그 다음 개발된 테이블들을 활성화하여 구축한 DB 위에 서버 프로그래밍 JSP와 클라이언트 프로그래밍 JAVA를 이용하여 문장논리규칙을 프로세싱하는 토대를 마련한다. 2장에서 프로세싱과정의 기획은 먼저 논리연산테이블을 탐색해서 논리규칙과 추론규칙을 공식으로 구분하고, 공식에 사용할 조합을 구분해서 순번으로 열거하는 작업을 하도록 하여, 변수 테이블, 논리기호 테이블, 입력처리 테이블을 작성한다. 그래서 차후 연구에서 주어부와 술어부를 활성화한 DB 위에 서버 프로그래밍 JSP와 클라이언트 프로그래밍 JAVA를 이용하여 문장의 참 거짓을 판명하도록 준비한다. 3장에서는 2장에서 작성 준비한 테이블을 참고해서 문장논리를 위해 명제적 계산, 문장논리 계산 혹은 진술논리 계산에 사용되는 5개의 논리규칙 즉, 이중부정규칙, 드모르간규칙, 교환규칙, 결합규칙 그리고 분배규칙 모두의 테이블을 개발하고, 마지막 4장에서는 개발한 테이블의 활성화로 DB 구축과 더불어 논리규칙 프로세싱하는 단계까지 이론적 구상을 해본다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2003년도 추계종합학술대회
• /
• pp.183-187
• /
• 2003

In this paper, we describe an implementation method of "set constraints logic language" using the logic language Prolog. "Set constraints logic language" is a programming language with a new paradigm that uses the "set theory" in programming. In this paper, we explain "set constraints problem solver" that has been proposed by A. Dovier and his researchers and we describe an implementation method of this solver using Prolog. We ran easily implement the "set constraints problem solver" in Prolog, since Prolog easily implements nondeterministic problems and provides a data structure railed list. We have applied the language to several application fields to show the usefulness of the language.

• 한국지능시스템학회논문지
• /
• 제14권2호
• /
• pp.207-215
• /
• 2004

IEC1131-3의 PLC(Programmable Logic Controller) 프로그래밍 언어는 프로그래밍이 복잡하여 디버깅이 어려우며 범용성이 없을 뿐 아니라 국내는 PC기반 소프트웨어 PLC 연구개발이 매우 미약하다. 따라서 본 논문은 국제 PLC 표준언어로 제정된 5가지 언어 중 국내에서 90%이상을 사용하고 있는 PLC 언어인 LD언어에 대한 표준규격을 연구하고, LD를 기존 상용화된 편집기(Visual C++)에서 활용 가능한 C코드로 변환하여 LD에 익숙한 사용자나 고급언어에 익숙한 사용자 모두 사용할 수 있는 지능적 에이전트 기반의 통합 시스템 ISPLC(Intelligent Agent System based Software Programmable Logic Controller)를 개발하였다. ISPLC에서는 LD에서보다 C에서 논리오류 검출기능이 훨씬 효율적이며, GUI 기반 인터페이스를 제공하며 에이전트에 의한 프로그래밍 코드를 제공한다. ISPLC는 초보자는 물론 PLC에 익숙한 사용자들에게도 효율적인 프로그래밍 플랫폼을 제공한다. 이러한 LD에서 IL로, IL에서 C로의 코드변환체제에 관한 연구는 국내외적으로 처음 시도되는 연구이다. ISPLC를 실제 실시간 교통량 제어 시스템에 적용하여 시뮬레이션한 결과 ISPLC가 오류검색 뿐 아니라 프로그래밍 시간을 기존 소프트에어 PLC에 비해 단축시켜줌을 알 수 있었다.