• 한국정보통신학회논문지
• /
• 제21권7호
• /
• pp.1276-1284
• /
• 2017

우리나라 경량 블록암호 표준인 LEA 알고리듬을 8-비트 데이터 패스의 하드웨어로 구현하고, 구현된 LEA-128 암호 프로세서에 대해 상관관계 전력분석 공격의 취약성을 분석하였다. 본 논문에서 적용된 CPA는 공격을 위해 가정된 라운드키 값으로 계산된 데이터의 해밍 거리와 LEA 암호 프로세서의 전력 소모량 사이의 상관 계수를 분석함으로써 올바른 라운드키 값을 검출한다. CPA 공격 결과로, 최대 상관계수가 0.6937, 0.5507인 올바른 라운드키 값이 검출되었으며, 블록암호 LEA가 전력분석 공격에 취약함이 확인되었다. CPA 공격에 대한 대응 방안으로 TRNG(True Random Number Generator) 기반의 매스킹 방법을 제안하였다. TRNG에서 생성되는 난수를 암호화 연산 중간 값에 더하는 마스킹 기법을 적용한 결과, 최대 상관계수가 0.1293와 0.1190로 매우 작아 잘못된 라운드키 값이 분석되었으며, 따라서 제안된 마스킹 방법이 CPA 공격에 강인함을 확인하였다.

• 한국정보통신학회논문지
• /
• 제21권10호
• /
• pp.1929-1934
• /
• 2017

경량 블록암호화 (Lightweight Encryption Algorithm, LEA)는 연산의 효율성과 높은 보안성으로 인해 가장 각광받고 있는 블록암호화 알고리듬이다. 해당 블록암호화는 실제 응용프로그램에서도 많이 사용되고 있으며 서비스 가용성을 높이기 위해 연산 성능을 개선하는 연구가 많이 진행되고 있다. 본 논문에서는 최신 ARMv8 프로세서 상에서 LEA 연산을 최적화하는 방안에 대해 제안한다. 구현은 새로운 SIMD 명령어 셋인 NEON을 통해 최적화되었으며 병렬화된 연산을 통해 동시에 24 번의 암호화 연산을 수행하도록 한다. 메모리 접근 횟수를 줄이기 위해 활용가능한 모든 NEON 레지스터에 중간 계산값을 할당하여 활용하였다. 해당 구현 결과는 속도 관점에서 평가되었으며 ARMv8 상에서 LEA 암호 구현은 Apple A7 그리고 Apple A9 프로세서 상에서 각각 2.4 cycles/byte 그리고 2.2 cycles/byte 안에 수행 가능함을 확인할 수 있었다.

• 한국정보통신학회논문지
• /
• 제26권5호
• /
• pp.731-742
• /
• 2022

PIPO는 ICISC'20에서 발표된 최신 국산 경량 블록암호로, 리소스가 제한된 IoT 상에서 구현하기 용이하도록 경량화 되어있다는 특징이 있다. 본 논문에서는 자바스크립트(Javascript), 웹어셈블리(WebAssembly)와 같은 웹 기반 언어를 사용하여 PIPO 64/128비트, 64/256비트를 구현하였다. PIPO의 비트슬라이스(BitSlice)와 TLU를 구현하여 성능평가를 진행하였으며 for문을 사용하여 작성한 일반 루프(Looped)와 for문을 풀어 작성한 루프 풀기(Unrolled)도 구현하여 성능을 비교했다. Google Chrome, Mozilla Firefox, Opera, Microsoft Edge와 같은 다양한 웹 브라우저와 윈도우즈, Linux, Mac, iOS, 안드로이드와 같은 OS별 다양한 환경에서 성능평가를 수행한다. 또한 C언어로 구현된 PIPO와 성능 비교도 수행하였다. 이는 웹상에서의 PIPO 블록암호 적용을 위한 지표로 사용될 수 있다.

• 정보처리학회논문지:컴퓨터 및 통신 시스템
• /
• 제11권6호
• /
• pp.167-174
• /
• 2022

PIPO 경량 블록암호는 ICISC'20에서 발표된 암호이다. 본 논문에서는 32-bit RISC-V 프로세서 상에서 PIPO 경량 블록암호 ECB, CBC, CTR 운용 모드의 단일 블록 최적화 구현과 병렬 최적화 구현을 진행한다. 단일 블록 구현에서는 32-bit 레지스터 상에서 효율적인 8-bit 단위의 Rlayer 함수 구현을 제안한다. 병렬 구현에서는 병렬 구현을 위한 레지스터 내부 정렬을 진행하며, 서로 다른 4개의 블록이 하나의 레지스터 상에서 Rlayer 함수 연산을 진행하기 위한 방법에 대해 설명한다. 또한 CBC 운용모드의 병렬 구현에서는 암호화 과정에 병렬 구현 기법 적용이 어렵기 때문에 복호화 과정에서의 병렬 구현 기법 적용을 제안하며, CTR 운용모드의 병렬 구현에서는 확장된 초기화 벡터를 사용하여 레지스터 내부 정렬 생략 기법을 제안한다. 본 논문에서는 병렬 구현 기법이 여러 블록암호 운용모드에 적용 가능함을 보여준다. 결과적으로 ECB 운용모드에서 키 스케줄 과정을 포함하고 있는 기존 연구 구현의 성능 대비 단일 블록 구현에서는 1.7배, 병렬 구현에서는 1.89배의 성능 향상을 확인하였다.

• 인터넷정보학회논문지
• /
• 제21권3호
• /
• pp.11-19
• /
• 2020

본 논문에서는 TEA, XTEA 및 XXTEA 암호 알고리즘을 통합한 병합 TEA 블록 암호 프로세서를 설계한다. TEA 암호 알고리즘이 처음 설계된 이후, 보안 결함을 보완하기 위해 XTEA와 XXTEA 암호 알고리즘이 설계되었다. 3가지 유형의 암호 알고리즘은 128비트의 매스터 키를 사용하며, 설계된 암호 프로세서는 TEA와 XTEA 암호 알고리즘은 64비트 단위로, XXTEA 암호 알고리즘은 32비트의 배수로 최대 256비트까지 가변 길이 메시지 블록에 대한 암·복호화를 수행하도록 구현하였다. 64비트 메시지 블록에 대한 최대 처리율은 137Mbps이며, 256비트 메시지에 대한 최대 처리율은 369Mbps이다. 본 논문에서 설계된 병합 TEA 블록 암호 IP는 경량 암호인 LEA 암호와 비교하여 면적 측면에서는 16%의 이득이 있다. 본 논문에서 설계된 암호 프로세서 IP는 스마트 카드, 인터넷뱅킹, 전자상거래 등과 같은 모바일 분야의 보안 모듈로 응용이 가능할 것으로 사료된다.

• 정보보호학회논문지
• /
• 제27권5호
• /
• pp.1023-1032
• /
• 2017

스마트카드와 같은 정보보호용 디바이스에서 평문 데이터를 직접 암호화할 경우 누설되는 부채널 정보에 의해 사용되는 비밀 키가 노출될 수 있다. 특히, IoT 환경을 고려하여 설계된 LEA와 같은 경량 암호 알고리즘에서도 부채널 공격의 취약점이 발견되었다. 본 논문에서는 부채널 공격에 대응하기 위한 마스킹 기법을 소개하고 LEA 알고리즘에 적용할 수 있는 효율적인 마스킹 기법을 제안한다. 특히, 제안하는 산술-부울 마스킹 변환 기법은 256바이트 정도의 메모리가 필요하지만 연산 시간을 크게 감소시킴으로써 전체 암호 알고리즘의 수행 속도를 기존 알고리즘에 비해 약 17%정도 향상시킬 수 있다.

• 정보보호학회논문지
• /
• 제28권3호
• /
• pp.545-550
• /
• 2018

간단한 덧셈, 회전연산, 그리고 XOR 연산자로 구성된 초경량 블록 암호 알고리즘 CHAM은 저사양 사물인터넷과 고사양의 플랫폼 상에서 모두 효율적인 구현이 가능하다. 특히 CHAM 블록 암호 알고리즘은 저사양 사물인터넷 플랫폼 상에서 연산속도를 향상시키는 방안에 대해 심도있게 고민된 알고리즘이다. 본 논문에서는 저사양 사물인터넷 플랫폼 8-비트 AVR 상에서 매우 제한적인 프로그램 메모리 공간을 최소로 하면서 연산속도는 극대화하는 방안에 대해 확인해 보도록 한다. 이를 위해 프로그램 코드는 1 라운드 혹은 2 라운드 기반의 부분 반복문을 활용하였으며 라운드 키 접근을 효율화하기 위해 메모리 공간을 정렬하였다. 최소한의 레지스터 활용 및 데이터 업데이트를 통해 성능 향상 및 코드 크기를 최적화하였다. 그 결과 CHAM 64/128, 128/128, 그리고 128/256의 경우 RANK 파라미터 상에서 29.9, 18.0, 그리고 13.4를 달성하였다. 이는 현존하는 블록암호 알고리즘 구현 중 최상의 결과이다.

• 정보보호학회논문지
• /
• 제26권3호
• /
• pp.623-630
• /
• 2016

이기종 기기가 상호 연결되어 통신하는 IoT 환경에서는 모든 기기가 일정한 보안 수준을 갖추어야 한다. 그러나 통신 계산 기능이 제약된 기기에서는 상대적으로 암호 알고리즘의 성능이 저하되어 최적화 또는 효율적인 구현 방법이 필요하다. 본 논문에서는 ARX 경량 블록 암호를 대상으로 레지스터를 고려한 효율적인 Rotation 구현 방법을 연구한다. 실제 기기를 이용한 성능 측정을 통해 수정된 Rotation의 효율성을 실증적으로 검증한다. 실험 결과, 수정된 Rotation이 이전보다 개선된 성능을 보여주었으며, 특히, 16비트 MSP 환경에서 실제 기기와 시뮬레이션 성능 측정 결과 사이에 유의한 차이가 있음을 발견하였다.

• 한국정보통신학회논문지
• /
• 제20권2호
• /
• pp.351-358
• /
• 2016

경량 블록 암호 알고리즘 CLEFIA의 효율적인 하드웨어 설계에 대하여 기술한다. 설계된 CLEFIA 보안 프로세서는 128/192/256-비트의 세 가지 마스터키 길이를 지원하며, 변형된 GFN(Generalized Feistel Network) 구조를 기반으로 8-비트 데이터 패스로 구현되었다. 라운드키 생성을 위한 중간키 계산용 GFN과 암호 복호 라운드 변환용 GFN을 단일 데이터 프로세싱 블록으로 구현하여 하드웨어 복잡도를 최소화하였다. 본 논문의 GFN 블록은 라운드 변환과 128-비트의 중간 라운드키 계산을 위한 4-브랜치 GFN과 256-비트의 중간 라운드키 계산을 위한 8-브랜치 GFN으로 재구성되어 동작하도록 설계되었다. Verilog HDL로 설계된 CLEFIA 보안 프로세서를 FPGA로 구현하여 정상 동작함을 확인하였다. Vertex5 XC5VSX50T FPGA에서 최대 112 MHz 클록으로 동작 가능하며, 마스터키 길이에 따라 81.5 ~ 60 Mbps의 성능을 갖는 것으로 평가되었다.

• 한국정보통신학회논문지
• /
• 제20권7호
• /
• pp.1296-1302
• /
• 2016

경량 암호기술 표준인 ISO/IEC 29192-2에서 블록암호 표준으로 지정된 초경량 블록암호 알고리듬 PRESENT의 하드웨어 구현에 대해 기술한다. 암호 전용 코어와 암호/복호 기능을 갖는 두 종류의 PR80 크립토 코어를 80 비트의 마스터키를 지원하도록 설계하였다. 설계된 PR80 크립토 코어는 블록암호의 기본 ECB (electronic code book) 운영모드를 수행하며, 마스터키 재입력 없이 평문/암호문 블록들을 연속적으로 처리할 수 있도록 설계되었다. PR80 크립토 코어는 Verilog HDL을 사용하여 소프트 IP로 설계되었으며, Virtex5 FPGA에 구현하여 정상 동작함을 확인하였다. 설계된 코어를 $0.18{\mu}m$ 공정의 CMOS 셀 라이브러리로 합성한 결과, 암호 전용 코어와 암호/복호 코어는 각각 2,990 GE와 3,687 GE로 구현되어 적은 게이트를 필요로 하는 IoT 보안 응용분야에 적합하다. 암호 전용 코어와 암호/복호 코어의 최대 동작 주파수는 각각 500 MHz와 444 MHz로 평가되었다.