• Proceedings of the Korea Information Processing Society Conference
• /
• 2003.11b
• /
• pp.865-868
• /
• 2003

ESP는 Effective System Performance의 약자로 NERSC에서 개발한 HPC 시스템에 대한 새로운 성능 측정 기준이다. 기존 HPC 시스템에서는 주로 성능 측정의 대상으로 시스템[프로세서]의 계산 성능에 주안점을 두었지만 시스템의 효율성은 무시되는 경향이 있었다. ESP는 실제 운영환경에서 배치 작업 스케줄러 및 병렬 작업 환경에 영향을 받는 시스템 효율성(ESP:Effective System Performance)을 측정하는 데 주안점을 두고 있다. KISTI 슈퍼컴퓨팅센터는 2003년 7월 국내 최고 성능의 슈퍼컴퓨터인 IBM p690+ 시스템의 도입을 완료하고 ESP를 사용하여 배치 작업 스케줄러인 LoadLeveler의 스케줄링 알고리즘에 따른 시스템 효율성 벤치마크를 수행하였다. 이 벤치마크를 통해서 효율적인 시스템 자원 활용을 위한 작업 스케줄링 알고리즘의 적용 근거를 마련하게 되었다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2015.11a
• /
• pp.252-252
• /
• 2015

PCB, 디스플레이, 반도체 등 산업계 전반에서 다양하게 사용되고 있는 전기 동도금액을 대상으로 억제제(Suppressor), 가속제(Accelerator), 레벨러(Leveler) 역할의 첨가제에 대한 전해질 내 반응 경향성을 전기화학적으로 평가하였다. 억제제의 경우 potential이 환원방향으로 증가하여 환원전류가 억제되는 양상의 확인이 가능하였으며, 가속제는 억제제와는 반대로 환원전류가 촉진되는 양상을 보였다. 레벨러의 경우 첨가 농도에 따라 두 가지 특성이 모두 나타남을 알 수 있었다. 첨가제들은 각각 그 역할이 복합적으로 작용되며, 본 연구결과는 전해질의 개발이나 액관리에 있어 다양하게 사용될 수 있을 것으로 기대한다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2015.11a
• /
• pp.260-260
• /
• 2015

본 연구는 높은 인장력, 좋은 내마모성, 열전도성, 경도와 자성 등의 특성을 가진 니켈 코발트 합금 도금액 개발에 있어 첨가제를 첨가하여 피막 특성을 관찰하였다. Ni-Co 합금 도금액 개발을 위해 니켈 염으로 썰파민산 니켈 혹은 황산 니켈을 이용하여 황산코발트를 50g/L 혼합하여 $5A/dm^2$의 전류를 가할 경우 약 $40{\mu}m/hr$의 도금속도를 나타내었으며 코발트의 공석량은 50~55wt.% 였다. 도금액에 Leveler 및 wetter를 첨가하여 도금피막 특성을 관찰하였으며 이때 도금피막에 작용하는 내부응력을 관찰한 결과 썰파민산 니켈을 사용한 도금액의 내부응력이 낮음을 확인할 수 있었다.

• Proceedings of the KIPE Conference
• /
• 2008.10a
• /
• pp.54-56
• /
• 2008

본 논문은 연료전지 발전출력을 이용해서 정전 시에도 연속적으로 부하에 전력을 공급하기 위한 백업 시스템을 구성하는데 있어 필요한 보상장치를 제안한다. 보상장치는 삼상 PWM 정류기와 Load Bank로 구성되어 있으며 다음과 같은 기능을 수행한다. 첫째, 보상전력에 해당하는 유효전력을 소비하는 역할을 한다. 둘째, 부하에서 발생하는 무효전력을 보상해서 역률을 개선하는 기능을 수행한다. 셋째, 삼상부하에서 언밸런스가 발생할 때 역상분 유효 또는 무효전력에 해당하는 성분을 보상하는 역할을 수행한다. 넷째, 비선형 부하에서 발생하는 고조파를 보상하는 역할을 수행한다. 상기 기능을 수행하기 위한 제어알고리즘을 제안한다. 본 논문에서 제안한 보상장치의 우수성을 시뮬레이션을 통해 검증하였다.

• Proceedings of the KIPE Conference
• /
• 2010.11a
• /
• pp.252-253
• /
• 2010

본 논문에서는 Molten Carbonate Fuel Cell (MCFC)의 느린 동특성을 Load Leveler와 2차 전지로 구성된 back-up 시스템으로 보완하여 독립운전을 가능하게 한 대용량 연료전지 발전시스템을 제안한다. 제안한 독립운전 시스템의 발전 용량 및 battery 용량은 실제 전력사용 통계자료를 근거로 최적으로 산정되며, 컴퓨터 시뮬레이션을 통하여 타당성을 검증한다.

• Journal of the Korean Society of Manufacturing Process Engineers
• /
• v.17 no.6
• /
• pp.111-116
• /
• 2018

Recently, shape manufacturing method has been changed to a 3D printer. Since lamination type manufacturing method is the basis for forming a three-dimensional shape by repeated lamination, the horizontal accuracy of the lamination layer is very important. In the current paper, we have proposed a new leveling system to be installed in a large 3D printer. The light source was reflected from the water surface contained in the measuring device, and the inclination of the measuring device was measured from the light that entered into four regions of a quarter photodetector. The electrical signals generated differently according to the position of the beam spot incident on the quarter photodetector was acquired and compensated to be horizontal by using a motor mounted at the corner. Compared to a digital leveler, the newly developed leveling system gave errors of only 2 to 3%. This new device can be applied to various fields including the 3D printer in future.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2010.04a
• /
• pp.938-941
• /
• 2010

다수의 사용자들이 동시에 사용하는 컴퓨터에서 동시에 여러 프로그램을 실행 시 각각의 프로그램들은 큐를 통하여 자원을 할당받아 프로그램을 실행한다. 이러한 자원은 크게 CPU와 메모리로 나눌 수 있는데 이러한 CPU와 메모리 자원을 프로그램을 실행하면서 처음 작업을 실행하기 전에 정의한 자원보다 더 요구하게 되면 시스템에 문제가 발생하기도 한다. 멀티 시스템에서는 어느 특정 사용자가 자원을 독점하는 것을 예방하기 위해서 작업관리 시스템을 통하여 프로그램을 실행 가능하게 한다. IBM 컴퓨터는 작업관리 시스템으로 LoadLeveler을 사용하고 메모리 관리는 WLM(Workload Manager)을 사용한다. 이러한 프로그램 실행 시 발생되는 문제를 해결하기 위하여 시스템에서 제공하는 WLM을 이용하여 여러 가지로 시스템을 테스트하였다. 따라서 WLM 기능을 조건별로 테스트하고 설정하여 시스템의 안정성을 유지하여 전체 작업처리 효율을 증가하였다.

• Transactions of Materials Processing
• /
• v.15 no.4 s.85
• /
• pp.311-318
• /
• 2006

One of the most important quality problems in flat plate leveled from hot rolled coils in cut-to-Iength lines is bowing and cambering when they are cut in small width parts. It is verified analytically and experimentally that residual stress remained in plate is th ε source of the problem. In order to produce low residual stress flat plate from hot rolled coils, the proper conditions of leveling are studied and two things are implemented. One is proper plastic deformation area ratio to reduce residual stress within customer requirement by applying suitable plastic deformation and maintain leveling load within structural strength limit of leveler. The other is maintaining uniform plastic deformation along the width of the plate during leveling. Customer requirement for residual stress is met by applying above 70% of plastic deformation area ratio and uniform deformation along width of coil by adjusting back up rolls according to deformation analysis of work roll and back up roll assembly and leveling tests.

• Journal of Welding and Joining
• /
• v.32 no.3
• /
• pp.11-18
• /
• 2014

TSV(through silicon via) filling technology is making a hole in Si wafer and electrically connecting technique between front and back of Si die by filling with conductive metal. This technology allows that a three-dimensionally connected Si die can make without a large number of wire-bonding. These TSV technologies require various engineering skills such as forming a via hole, forming a functional thin film, filling a conductive metal, polishing a wafer, chip stacking and TSV reliability analysis. This paper addresses the TSV filling using Cu electrodeposition. The impact of plating conditions with additives and current density on electrodeposition will be considered. There are additives such as accelerator, inhibitor, leveler, etc. suitably controlling the amount of the additive is important. Also, in order to fill conductive material in whole TSV hole, current wave forms such as PR(pulse reverse), PPR(periodic pulse reverse) are used. This study about semiconductor packaging will be able to contribute to the commercialization of 3D TSV technology.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2018.06a
• /
• pp.80-80
• /
• 2018

실리콘 관통전극 (Through Silicon Via, TSV)는 메모리 칩을 적층하여 고밀도의 집적회로를 구현하는 기술로, 기존의 와이어 본딩 (Wire bonding) 기술보다 낮은 소비전력과 빠른 속도가 특징인 3차원 집적기술 중 하나이다. TSV는 일반적으로 도금 공정을 통하여 충전되는데, 고종횡비의 TSV에 결함 없이 구리를 충전하기 위해서 3종의 유기첨가제(억제제, 가속제, 평탄제)가 도금액에 첨가되어야 한다. 이러한 첨가제 중 결함 발생유무에 가장 큰 영향을 주는 첨가제는 평탄제이기 때문에, 본 연구에서는 이미다졸(imidazole) 계열, 이민(imine) 계열, 디아조늄(diazonium) 계열 및 피롤리돈(pyrrolidone) 계열과 같은 평탄제(leveler)의 작용기에 따라 TSV 충전 성능을 조사하였다. TSV 충전 시 관능기의 거동을 규명하기 위해 QCM (quartz crystal microbalance) 및 EQCM (electrochemical QCM)을 사용하여 흡착 정도를 측정하였다. 실험 결과, 디아조늄 계열의 평탄제는 TSV를 결함 없이 충전하였지만 다른 작용기를 갖는 평탄제는 TSV 내 결함이 발생하였다. QCM 분석에서 디아조늄 계열의 평탄제는 낮은 흡착률을 보이지만 EQCM 분석에서는 높은 흡착률을 나타내었다. 즉, 디아조늄 계열의 평탄제는 전기 도금 동안 전류밀도가 집중되는 TSV의 상부 모서리에서 국부적인 흡착을 선호하며 이로 인하여 무결함 충전이 달성된다고 추론할 수 있다.