• 한국전기전자재료학회논문지
• /
• 제28권12호
• /
• pp.802-807
• /
• 2015

This paper describes the development of a piezoelectric level switch, which aims to effectively monitor the level status in high ambient temperatures. In order to adjust the impedance near the resonant frequency and temperature characteristics, the effect of the case and backing layer materials on its performance was analyzed using the finite element method (FEM). The suggested prototype new level switch has three heat-sink plates attached to SUS bar of 230 mm long, and case of PEEK which contains PZT sensing part. To illustrate the validity of this level switch, 10 samples are prepared and investigated the sensing performance through the high and low temperature ambient.

• 전자공학회논문지C
• /
• 제36C권5호
• /
• pp.1-12
• /
• 1999

본 논문에서는 스위치-레벨 회로의 검증(verification)을 위해서 이진 결정 다이어그램(BDD : Binary Decision Diagram)을 구현하는 새로운 알고리즘을 제안한다. 스위치-레벨에서 기능(function)들은 스위치들의 직$\cdot$병렬 연결에 의해서 결정되며, 결과 논리 값은 논리 '0'과 '1'뿐만 아니라, 초기 상태, 고 임피던스와 불안정 상태를 가진다. 따라서, 본 논문에서는 "스위치-레벨 이진 결정 다이어그램(SLBDD : Switch- Level Bianary Decision Diagram)"으로 정의한 비 사이클 그래프(acyclic graph)들을 사용해서 스위치-레벨 회로의 가능들을 표현하도록 BDD를 확장하였다. 그러나, 그래프의 기능적 표현을 최악의 경우 입력 변수들의 수에 지수 함수적이 되므로, 결정 다이어그램의 변수 순서(ordering)는 그래프 크기에 주된 역할을 하게된다. 따라서, 패스-트랜지스터와 도미노-논리가 존재하는 사전에 충전하는 회로(Precharging circuitry)에서 그래프 크기에서의 효율성을 위한 입력 순서 알고리즘을 제안한다. 그리고, 실험 결과는 여러 가지 벤치-마크 회로에서 여러 번의 실험을 통해서 제안된 알고리즘이 스위치-레벨에서의 기능적 시뮬레이션, 전력 측정과 결점 시뮬레이션에 적용될 수 있을 만큼 충분히 효율적임을 보여준다.율적임을 보여준다.

• 한국정보처리학회논문지
• /
• 제4권2호
• /
• pp.628-638
• /
• 1997

VSLI회로에서 스위치 레벨 결함 모델은 stuck-at결함만 사용하는데 한계가 있다. 따라서 본 연구는 스위치 레벨 결함 모델인 트랜지스터 stuck-open과 stuck-close결함을 다룰 수 있는결함 시뮬레이터를 구현한다. 스위치 레벨 회로는 이론적으로 신호 흐름이 양방향으로 전달되지만 실제로 대부분의 신호 흐름은 약 95%정도가 단 방향을로 설정되어 평가되는 것으로 나타내고 있다. 본 연구에서는 스위치 레벨 회로를 단반향 그래프 모델 로 변환시켜 해석한다. 스위치 레벨 회로는 EDIF컴파일러에 의해 입력되고 두개의 단방향으로 재구성된 자료구조를 만든다. 스위치 레벨 회로는 신호 흐름 경로가 도입되는 지배적 경로 기법이 제시된다. 지배적 경로는 경로를 판단하여 최종 출력 상태값을 결정하는 논리 시뮬레이션을 수행한다. 스위치 레벨 결함 시뮬레이션은 노들들로 연결되는 경로 상에 임의 트랜지스터의 stuck-open,stuck-close 결함을 주입시키고, 트랜지스터 저항값을 적용한 노드세기의 계산에 의한 지배적 경로를 평가한다. 이때 최초 입력은 two pattern vector를 인가하여 정상회로의 최종 출력 상태값과 결함회로의 출력 상태값을 비교하여 결함 검색하며, 그결함 검색의 정확성 을 보인다.

• 센서학회지
• /
• 제20권1호
• /
• pp.58-63
• /
• 2011

A low loss radio frequency(RF) micro electro mechanical systems(MEMS) switch driven by a low actuation voltage was designed for the development of a new RF MEMS switch. The RF MEMS switch should be encapsulated. The glass cap and fabricated RF MEMS switch were assembled by the Au/Sn eutectic bonding principle for wafer-level packaging. The through-vias on the glass substrate was made by the glass dry etching and Au electroplating process. The packaged RF MEMS switch had an actuation voltage of 12.5 V, an insertion loss below 0.25 dB, a return loss above 16.6 dB, and an isolation value above 41.4 dB at 6 GHz.

• Journal of electromagnetic engineering and science
• /
• 제14권4호
• /
• pp.411-414
• /
• 2014

A switch is one of the most useful circuits for controlling the path of signal transmission. It can be added to digital circuits to create a kind of gate-level device and it can also save information into memory. In RF subsystems, a switch is used in a different way than its general role in digital circuits. The most important characteristic to consider when designing an RF switch is keeping the isolation as high as possible while also keeping insertion loss as low as possible. For high isolation, we propose leakage signal cancellation and inductive switching for designing a singlepole double-throw (SPDT) RF switch. By using the proposed method, an isolation level of more than 23 dB can be achieved. Furthermore, the heterojunction bipolar transistor (HBT) process is used in the RF switch design to keep the insertion loss low. It is demonstrated that the proposed RF switch has an insertion loss of less than 2 dB. The RF switch operates from 1 to 8 GHz based on the $0.18-{\mu}m$ SiGe HBT process, taking up an area of $0.3mm^2$.

• 한국정보처리학회논문지
• /
• 제4권1호
• /
• pp.311-323
• /
• 1997

본 논문에서는 게이트 레벌 소자와 스위치 레벨 소자가 함께 사용한 혼합형 조합 회로에서의 고착 고장(stuck-at fault) 검출을 위한 고장 시뮬레이션에 대하여 기술 한다. 실용적인 혼합형 회로의 고장 검출용으로 사용하기 위하여 게이트 레벨 및 정 적 스위치 레벨 회로는 물론 동적 스위치 레벨의 회로들도 처리할 수 있도록 한다. 또한, wired 논리 소자에서의 다중 신호 충돌 현상을 해결하기 위하여 새로운 6치 논 리값과 연산 규칙을 정의하여 신호 세기의 정보와 함께 사용한다. 고장 시뮬레이션의 기본 알고리즘으로는 게이트 레벨 조합 회로에서 주로 사용되는 병렬 패턴 단일 고장 전달(PPSFP:parallel pattern single fault propagation) 기법을 스위치 레벨 소자에 확장 적용한다. 마지막으로 스위치 레벨 소자로 구현된 ISCAS85 벤치 마크 회로와 실 제 혼합형 설계 회로에 대한 실험 결과를 통하여 본 연구에서 개발된 시스템의 효율 성을 입증한다.

• 전력전자학회논문지
• /
• 제23권3호
• /
• pp.153-160
• /
• 2018

Recent trends in high-power-density applications have highlighted the importance of designing power converters with high-frequency operation. However, conventional LLC resonant converters present limitations in terms of high-frequency driving due to switching losses during the turn-off period. Switching losses are caused by the overlap of the voltage and current during this period, and can be decreased by reducing the switch voltage. In turn, the switch voltage can be reduced through a series connection of four switches, and additional circuitry is essential for balancing the voltage of each switch. In this work, a three-level LLC resonant converter that can operate at high frequency is proposed by reducing switch losses and balancing the voltages of all switches with only one capacitor. The voltage-balancing principle of the proposed circuit can be extended to n-level converters, which further reduces the switch voltage stress. As a result, the proposed circuit is applicable to high-input applications. To confirm the validity of the proposed circuit, theoretical analysis and experimental verification results from a 350 W-rated prototype are presented.

• 통상정보연구
• /
• 제6권1호
• /
• pp.157-189
• /
• 2004

Recently, Digital Switch has risen as one of the important issues on which academic and industrial world focus in order to bring organizational transformation to a company that wants to adapt itself to the rapidly changing business environment. However, the discussion in the Digital Switch has been so much concentrated in the study of each static system, model of their performance and the development of monitoring each of them, that only few theoretical research has been carried out on the dynamic process of how each system in the organization experienced the change in terms of the level of digital transformation that can occur in the whole organization facing the change of digital environment. Therefore this thesis aims to develop a new model & strategy of switching to global digital by OEM companies in Jeonlabuk-do that enables us to check out and predict the Digital Switch progress. This model is the first Digital Switch process evaluation intended for empirical study, especially by integrating the many indices that have not been examined empirically by the existing studies. We expect that the results from this research will help corporate e-business strategy planners to devise and analyze the Digital Switch strategies effectively by recognizing the companies' current situation in comparison with their previous and other firms' level, respectively.

• Journal of Power Electronics
• /
• 제16권2호
• /
• pp.490-497
• /
• 2016

The analysis of the switch status of each unit module of a cascaded multi-level inverter reveals that the working condition of the switch of a chopper arm causes unnecessary switching under the conventional unipolar sinusoidal pulse width modulation (SPWM). With an increase in the number of cascaded multilevel inverters, the superposition of unnecessary switching gradually occurs. In this work, we propose an improved SPWM strategy to reduce switching in cascaded multilevel inverters. Specifically, we analyze the switch state of the switch tube of a chopper arm of an H-bridge unit. The redundant switch is then removed, thereby reducing the switching frequency. Unlike the conventional unipolar SPWM technique, the improved SPWM method greatly reduces switching without altering the output quality of inverters. The conventional unipolar SPWM technique and the proposed method are applied to a five-level inverter. Simulation results show the superiority of the proposed strategy. Finally, a prototype is built in the laboratory. Experimental results verify the correctness of the proposed modulation strategy.

• 전자공학회논문지
• /
• 제50권1호
• /
• pp.180-184
• /
• 2013

이 논문에서는 (SOI) CMOS 공정을 이용한 저전력 안테나 스위치 컨트롤러 IC가 설계되었다. 제안 된 컨트롤러는 전력 수용능력과 고조파 왜곡 성능을 향상시키기 위하여 입력 신호에 따라 안테나 스위치를 구성하는 FET소자의 게이트 단자와 바디 단자에 +VDD, GND 그리고 -VDD에 해당하는 3 가지 상태의 로직 레벨을 제공한다. 또한, 입력-결합 전류제한 링 발진기와 하드웨어 효율적인 레벨 시프터를 적용함으로서 전력소모와 하드웨어 복잡도를 크게 감소시켰다. 제안 된 회로는 +2.5 V 전원을 공급받으며 송신 모드에서 135 ${\mu}A$를 소모하며 10 ${\mu}s$의 빠른 start-up 시간을 달성하였고, 전체 면적은 $1.3mm{\times}0.5mm$로 설계되었다.