• 제목/요약/키워드: LUT-based division

검색결과 10건 처리시간 0.02초

KOMPSAT-3/3A 채널별 6SV 조견표의 지표반사도 민감도 분석 (Sensitivity Analysis of Surface Reflectance Retrieved from 6SV LUT for Each Channel of KOMPSAT-3/3A)

  • 정대성;진동현;성노훈;이경상;서민지;최성원;심수영;한경수;김보람
    • 대한원격탐사학회지
    • /
    • 제36권5_1호
    • /
    • pp.785-791
    • /
    • 2020
  • 대기효과로 인해 위성에서 측정된 복사휘도는 오차를 가지고 있다. 대기보정은 대기효과를 제거하여 지표반사도를 산출하는 과정이며, 지표반사도는 복사전달모델 기반의 조견표(Look-Up Table; LUT)를 통해 산출된다. 일반적으로 조견표를 사용하는 연구들은 동일한 대기·기하조건으로 채널별 조견표를 구축하고 있다. 하지만, 대기 조건들이 민감하게 반응하는 채널은 모두 다르다. 이에 본 연구에서는 동일한 대기·기하조건으로 KOMPSAT-3/3A의 채널별 조견표를 구축하고, 복사전달모델에서 모의된 대기상단 복사휘도 및 지표반사도를 검증 자료로 활용하여 조견표의 정확도를 확인하였다. 결과적으로, 에어로졸 광학 두께에 민감하게 반응하는 Blue 채널에서 지표반사도의 상대오차가 최대 81.14%으로 나타났고, NIR 채널에서는 최대 42.67%으로 나타났다.

고속 FPGA 구현에 적합한 효율적인 정수 나눗셈 알고리즘 (An Efficient Integer Division Algorithm for High Speed FPGA)

  • 홍승모;김종훈
    • 대한전자공학회논문지TC
    • /
    • 제44권2호
    • /
    • pp.62-68
    • /
    • 2007
  • 본 논문에서는 메모리와 곱셈기가 내장된 고속 FPGA(Field Programmable Gate Array)에서 효율적으로 구현할 수 있는 정수 나눗셈 알고리즘을 제안하였다. 제안된 알고리즘은 메모리를 이용한 Look-up Table(LUT)과 곱셈기를 사용하여 반복 계산(Iteration)구조로 FPGA의 자원을 최소화할 수 있으며 반복연산 횟수가 일반적으로 알려진 뺄셈 또는 뺄셈-곱셈에 의한 나눗셈 알고리즘에 비해 매우 적어 Latency를 최소화 할 수 있다. Xilinx사의 Virtex-4 FPGA에 VHDL coding을 통해 Pipeline구조로 구현한 결과 17bit의 정수 나눗셈을 300MSPS( Mega Sample per Second)의 속도로 수행하였다. 또한 일반적으로 사용되고 있는 뺄셈 또는 뺄셈-곱셈 구조에 비해 FPGA의 소요자원인 Slices의 경우 1/6이하, 곱셈기-누산기 수는 1/4이하로 줄일 수 있었으며, 입출력 간의 지연 Latency를 1/3이하로 줄일 수 있어 다른 알고리즘에 비해 매우 효율적인 구조임을 확인하였다.

스캐너 입력 컬러원고의 색변환을 위한 룩업테이블의 확장방법에 관한 연구 (A Study on the Extending Method of LUT for Color Transformation of Scanned Color Original Copy)

  • 신춘범;강상훈
    • 한국인쇄학회지
    • /
    • 제20권2호
    • /
    • pp.85-93
    • /
    • 2002
  • Recently, the flatbed scanner is widely used to input color original copy in printing industry. In the process of RGB-to-CMY transformation for the scanned colors using the look-up table(LUT) based on the color gamut of the actual output device, however, the problem that some colors in the original out of the gamut cannot be printed, may occur. In this study, another color transformation method applicable to any kind of originals using the new LUT with extended gamut based on the ideal output device, was examined and proposed.

  • PDF

임의의 비율을 지원하는 영상 축소 알고리즘과 하드웨어 구조 (Image Resolution Reduction Algorithm of Arbitrary Rate and Its Hardware Architecture)

  • 박현상
    • 한국산학기술학회논문지
    • /
    • 제10권11호
    • /
    • pp.3094-3097
    • /
    • 2009
  • 임의의 입력 해상도와 출력 해상도의 비율로 주어지는 영상 축소 스케일러를 구현하려면 축소된 영상에 대한 화소의 좌표를 계산하기 위해서 범용 제산기의 사용이 요구된다. 이 범용 제산기는 매 화소마다 동작해야하기 때문에 처리속도를 높이기 위하여 LUT로 구현되나, LUT의 정밀도에 따라서 하드웨어의 규모가 비대해지는 문제가 야기된다. 본 논문에서는 제산기나 LUT 기반의 제산 연산을 수반하지 않는 영상 축소 알고리즘을 제안한다. 제안한 알고리즘은 비교기와 가산기만으로 구성되어 있으며, 임의의 유리수로 표현되는 축소 비율을 허용함에도 불구하고, 기존 방식에 비해서 1/10 이하로 하드웨어 규모를 줄이는 것이 가능하다.

A Novel Digital Feedback Predistortion Technique with Memory Lookup Table

  • Moon, Jung-Hwan;Kim, Jang-Heon;Kim, Bum-Man
    • Journal of electromagnetic engineering and science
    • /
    • 제9권3호
    • /
    • pp.152-158
    • /
    • 2009
  • We have developed a novel digital feedback predistortion(DFBPD) linearization based on RF feedback PD for the wide bandwidth modulated signals. The wideband PD operation is carried out by combining the DFBPD and memory lookup table(LUT). To experimentally demonstrate the linearization performance of the proposed PD technique for wideband signal, a class-AB amplifier using an LDMOSFET MRF6S23140 with 140-W peak envelope power is employed at 2.345 GHz. For a forward-link 2FA wideband code-division multiple-access signal with 10 MHz carrier spacing, the proposed DFBPD with memory LUT delivers the adjacent channel leakage ratio at an 10 MHz offset of -56.8 dBc, while those of the amplifier with and without DFBPD are -43.2 dBc and -41.9 dBc, respectively, at an average output power of 40 dBm. The experimental result shows that the new DFBPD with memory LUT provides a good linearization performance for the signal with wide bandwidth.

한국 오프셋 인쇄산업에 적합한 CMS 개발에 관한 연구 (A Study on the Color Proofing CMS Development for the KOREA Offset Printing Industry)

  • 송경철;강상훈
    • 한국인쇄학회지
    • /
    • 제25권1호
    • /
    • pp.121-133
    • /
    • 2007
  • The CMS(color management system) software was to enable consistent color reproduction from original to reproduction. The CMS was to create RGB monitor and printer characterization profiles and then use the profiles for device independent color transformation. The implemented CMM(color management module) used the CIELAB color space for the profile connection. Various monitor characterization model was evaluated for proper color transformation. To construct output device profile, SLI(sequential linear interpolation) method was used for the color conversion from CMYK device color to device independent CIELAB color space and tetrahedral interpolation method was used for backward transformation. UCR(under color removal) based black generation algorithm was used to construct CIELAB to CMYK LUT(lookup table). When transforming the CIE Lab colour space to CMYK, it was possible to involve the gray revision method regularized in the brightness into colour transformation process and optimize the colour transformation by black generation method based on UCR technique. For soft copy colour proofing, evaluating several monitor specialism methods showed that LUT algorithm was useful. And it was possible to simplify colour gamut mapping by constructing both the look-up table and the colour gamut mapping algorithm to a reference table.

  • PDF

낮은 복잡도를 가지는 구간선형 모델 기반 렌즈음영왜곡 보상 알고리즘 (Low-Complexity Lens-shading Correction Algorithm based on Piece-wise Linear Model)

  • 이보라;박현상
    • 한국방송∙미디어공학회:학술대회논문집
    • /
    • 한국방송공학회 2011년도 추계학술대회
    • /
    • pp.49-52
    • /
    • 2011
  • 본 논문에서는 구간선형 모델을 적용하여 낮은 복잡도를 가지는 LSC(Lens-Shading Correction) 알고리즘을 제안한다. 제안한 알고리즘은 각 화소와 렌즈 중심점으로부터 거리를 정수형으로 계산하고, 이 정수를 거리에 대한 LSC 이득값이 저장된 LUT(Look-Up Table)에 대한 주소로 적용하여, 입력 화소 값에 곱함으로써 LSC를 수행한다. 거리를 구하려면 제곱근 회로가 추가되어야 한다. LUT에 저장된 이득값은 원점으로부터의 거리에 대한 평균 이득값을 저장하고 있기 때문에, 제곱근 계산에 높은 정밀도를 할애하여도 LSC 보상된 영상의 화질에 미치는 영향은 높지 않으므로 정수형 제곱근 연산을 수행한다. 제곱근 계산은 구간 선형화하여 단지 덧셈과 쉬프트 연산만으로 제곱근 연산을 완료할 수 있도록 간략화 하였다. 제안한 알고리즘을 양산 중인 일반 카메라 모듈에 적용한 결과, 카메라모듈 제조업체의 LSC 평가 기준을 상회하는 수준으로 나타나며, 구현될 하드웨어 복잡도가 매우 낮아서 모바일 카메라 구현에 매우 적합하다.

  • PDF

간단한 제곱근 근사를 이용한 Look-Up Table 기반 디지털 전치 왜곡 기법 (Look-Up Table Based Digital Pre-Distortion Technique Using Simple Square-root Approximation)

  • 손예슬;김현준;윤인우;김준태
    • 한국방송∙미디어공학회:학술대회논문집
    • /
    • 한국방송∙미디어공학회 2016년도 추계학술대회
    • /
    • pp.60-62
    • /
    • 2016
  • 이동통신 시스템의 OFDM(Othogonal frequency division multiplexing) 신호는 큰 PAPR(Peak to Average Power Ratio)을 가지기 때문에 비선형 특성을 가지는 전력 증폭기의 효율 감소를 가져온다. 이러한 전력 증폭기의 비선형 특성을 개선하여 효율을 증가시키기 위해서 전력 증폭기의 역 특성을 가지는 디지털 전치 왜곡기가 이용된다. 본 논문에서는 제곱근 근사를 이용한 Look-up Table(LUT) 기반의 디지털 전치왜곡(Digital Pre-Distortion :DPD) 기법을 제안한다. 제안하는 방식은 복소 이득(Complex Gain) LUT 구조에서 입력신호의 크기를 구할 때, 기존의 테이블을 이용하여 제곱근 연산을 하는 방식보다 좋은 성능을 내면서 근사를 위한 테이블의 메모리를 필요로 하지 않는다. 또한 간단한 쉬프트 연산 등을 이용하므로 DSP 또는 MCU 기반의 DPD를 구현할 때 간단하게 구현 될 수 있다는 장점을 갖는다. 컴퓨터 모의실험을 통해 제안하는 제곱근 근사방식을 이용한 DPD와 기존의 방식을 사용한 DPD를 비교함으로써 제안하는 방식이 기존 방식보다 좋은 성능을 내면서도 보다 효율적으로 구현될 수 있음을 검증하였다.

  • PDF

JPEG2000 이산웨이블릿변환의 컨볼루션기반 non-cascaded 아키텍처를 위한 pipelined parallel 최적화 설계 (A Pipelined Parallel Optimized Design for Convolution-based Non-Cascaded Architecture of JPEG2000 DWT)

  • 이승권;공진흥
    • 대한전자공학회논문지SD
    • /
    • 제46권7호
    • /
    • pp.29-38
    • /
    • 2009
  • 본 연구에서는 실시간 이산웨이블릿변환을 위한 컨볼루션기반 non-cascaded 구조를 구현하고자 병렬곱셈기-중간버퍼-병렬누적기의 고성능 병렬파이프라인 연산회로를 설계하였다. 이산웨이블릿변환의 컨볼루션 곱셈연산은 필터계수의 대칭성과 업/다운 샘플링이 고려된 최적화를 통해서 1/4정도로 감소시킬 수 있으며, 화상데이터와 다수 필터계수들 간의 곱셈과정을 LUT기반의 병렬계수 DA 곱셈기 구조로 구현하면 3$\sim$5배 고속연산처리가 가능하게 된다. 또한 컨볼루션의 곱셈결과를 중간버퍼에 저장하여 누적가산 과정에서 재사용하면 전체 곱셈연산량을 1/2로 감소시켜 연산전력을 절약시킬 수 있다. 중간버퍼는 화상데이터와 필터계수들의 곱셈결과값들을 컨볼루션의 누적가산 과정을 위해 정렬시켜 저장하게 되는데, 이때 병렬누적가산기의 고속 순차검색을 위해 정렬된 병렬저장이 이루어지도록 버퍼관리 구조를 설계한다. 컨볼루션의 병렬곱셈기와 병렬누적가산기는 중간버퍼를 이용한 파이프라인을 구성하게 되는데, 파이프라인 연산처리 효율을 높이기 위해 병렬곱셈기의 연산처리 성능에 맞추어 누적가산기 및 중간버퍼의 병렬화 구조가 결정된다. 설계된 고성능 이산웨이블릿변환기의 성능을 검증하기 위해서 0.18um 라이브러리를 이용한 후반부 설계를 하였으며, 90MHz에서 SVGA(800$\sim$600)영상을 30fps로 실시간 처리함을 확인하였다.

윈도우 분할 기반 양방향 필터의 하드웨어 설계 (Hardware Design of Bilateral Filter Based on Window Division)

  • 현용호;박태근
    • 한국통신학회논문지
    • /
    • 제41권12호
    • /
    • pp.1844-1850
    • /
    • 2016
  • 양방향 필터(bilateral filter)는 필터링 시 주변 화소의 평균을 계산하여 경계 보존과 잡음제거에 장점을 가진다. 본 논문에서는 윈도우 분할 기반 양방향 필터에 대하여 실시간 처리가 가능한 시스템을 설계하였다. 윈도우 내부의 주변 화소를 5분할하고 연속된 중심화소와 공유하는 주변 화소를 동시에 연산하는 파이프라인 스케줄링을 적용한 병렬 처리 기법으로 성능을 개선하였다. 비트 폭에 따른 필터 성능과 하드웨어 자원 소모에 대한 상충관계(tradeoff)를 고려하였으며, 필터링 결과 영상의 PSNR 분석을 통하여 비트를 할당하였고 사용된 지수함수는 16단계의 계단함수 LUT를 적용하였다. 설계한 시스템은 verilogHDL로 설계되었으며, 동부하이텍 110nm 라이브러리를 사용하여 Synopsys를 통해 합성하였고 416MHz의 최대 동작주파수에서 416Mpixels/s(397fps)의 처리량(throughput)과 132K 게이트의 하드웨어 자원을 사용한다.