• 제목/요약/키워드: LSI

검색결과 352건 처리시간 0.024초

DSP LSI을 이용한 DTMF 수신기의 구현에 관한 연구 (On Implementing the Digital DTMF Receiver using DSP LSI)

  • 하판봉;안수길
    • 한국음향학회지
    • /
    • 제5권2호
    • /
    • pp.19-28
    • /
    • 1986
  • DSP LSE을 이용하여 디지털 DTMF 수신기를 구현하는 방법으로는 IIR 디지털 필터, Counter 방법, DFT 방법, FFT 방법 및 PARCOR 방법등이 제안되어 왔다. 그 중에서도 IIR 디지털 필터를 이용 한 방법은 기존의 아나로그 DTME 수신기를 그대로 디지털화 한 것이기 때문에 성능이 제일 우수한 것 으로 알려져 있다. 그러나 IIR 디지털 필터를 이용하여 그것을 구현할 때 필터의 계수, roundoff 잡음, overflow 등 고려해야 할 사항이 많다. 본 논문에서는 이러한 문제점들을 해결하면서 CCITT 사양들을 만족하는 디지털 DTMF 수신기 구현에 관한 연구결과를 제시하였다. DSP LSI을 이용해서 수신기를 hardware 제작할 때 이 결과들을 수정없이 이용할 수 있다고 기대된다.

  • PDF

New Efficient Design of Reed-Solomon Encoder, Which has Arbitrary Parity Positions, without Galois Field Multiplier

  • 안형근
    • 한국통신학회논문지
    • /
    • 제35권6B호
    • /
    • pp.984-990
    • /
    • 2010
  • In Current Digital $C^3$ Devices(Communication, Computer, Consumer electronic devices), Reed-Solomon encoder is essentially used. For example we should use RS encoder in DSP LSI of CDMA Mobile and Base station modem, in controller LSI of DVD Recorder and that of computer memory(HDD or SSD memory). In this paper, we propose new economical multiplierless (also without divider) RS encoder design method. The encoder has Arbitrary parity positions.

NOVA 에뮤레이터의 시뮤레이숀에 관한 연구 (A Study on Simulation of NOVA Emulator)

  • 송영재
    • 대한전자공학회논문지
    • /
    • 제13권2호
    • /
    • pp.34-39
    • /
    • 1976
  • 본논문은 Minicomputer를 LSI화 할때의 문제점을 명확히 하고, 그 해결책을 검토한 다음 앞에서 설계한 N)VA Emulator의 성능을 평가하기 위한 Simulation을 행하였다. 성과로서는 Microprocessor에 의한 하드웨어설계의 문제점과 몇가지 과제등이 명확히 되었다. The purpose of this thesis is to make clear the problems which would arisc from the process of making the Minicomputer by the employment of LSI, and to examine a solution to the problems. This Simulation 19 do for value performance of NOVA Emulator which designed before this. As a result of this studies, The problem of the hardware design by Microprocessor, the problem to be accompanied with application of LSI to the computer in the furture, etc. are mentioned definitely.

  • PDF

Test 용역성을 고려한 LSI/VLSI 논리설계방식과 Programmable Logic Array에의 응용 (A LSI/VLSI Logic Design Structure for Testability and its Application to Programmable Logic Array Design)

  • 한석붕;조상복;임인칠
    • 대한전자공학회논문지
    • /
    • 제21권3호
    • /
    • pp.26-33
    • /
    • 1984
  • 논문에서는 종래의 LSSD에 사용한 쉬프트 레지스터 래치를 개선한 새로운 LSI/VLSI 논리설계방식을 제안한다. 이 설계방식을 사용함으로써 테스트 패턴의 생성이 용이해지고 고장검출률이 향상된다. 또한 여기서 제안한 병렬 쉬프트 레지스터 래치를 테스트가 용이한 PLA의 설계에 적용한다. 이 경우에 테스트 패턴의 수가 감소되고 LSSD를 사용한 종래의 PLA에서 귀환입력에 변가되는decoder가 제거된다.

  • PDF

반도체 제조공정의 Critical Dimension 변동에 대한 통계적 분석 (Statistical Analysis on Critical Dimension Variation for a Semiconductor Fabrication Process)

  • 박성민;이정인;김병윤;오영선
    • 산업공학
    • /
    • 제16권3호
    • /
    • pp.344-351
    • /
    • 2003
  • Critical dimension is one of the most important characteristics of up-to-date integrated circuit devices. Hence, critical dimension control in a semiconductor wafer fabrication process is inevitable in order to achieve optimum device yield as well as electrically specified functions. Currently, in complex semiconductor wafer fabrication processes, statistical methodologies such as Shewhart-type control charts become crucial tools for practitioners. Meanwhile, given a critical dimension sampling plan, the analysis of variance technique can be more effective to investigating critical dimension variation, especially for on-chip and on-wafer variation. In this paper, relating to a typical sampling plan, linear statistical models are presented for the analysis of critical dimension variation. A case study is illustrated regarding a semiconductor wafer fabrication process.

1차원 MOS-LSI 게이트 배열 알고리즘 (An Algorithm for One-Dimensional MOS-LSI Gate Array)

  • 조중회;정정화
    • 대한전자공학회논문지
    • /
    • 제21권4호
    • /
    • pp.13-16
    • /
    • 1984
  • 본 논문에서는 NAND 또는 NOR 게이트와 같은 기본 셀로 구성되는 1차원 MOS LSI의 칩 면적을 최소화하기 위한 레이아웃 알고리즘을 제안하고 있다. 배열하고자 하는 MOS 게이트들의 최좌측단과 최우측단에 입·출력 신호선을 표시하는 가상 게이트를 각각 설정하여 각 게이트 통과선 수를 최소화함으로써 수평 트랙 수를 최소로 하는 휴리스틱 알고리즘을 제안하고 실제의 논리회로를 택하여 프로그램 실험을 행함으로써 본 논문에서 제안한 알고리즘이 유용함을 보였다.

  • PDF

다층 LSI에 있어 Single-Row Routing Algorithm (Single-Row Routing Algorithm in Multilayer LSI)

  • 조중휘;정정화;임인칠
    • 대한전자공학회논문지
    • /
    • 제21권4호
    • /
    • pp.84-89
    • /
    • 1984
  • In the design of digital system, designers use multi-layer LSI to connect all signal sets between circuit modules. This paper suggests how to minimize upper street congestions and lower congestions in the single-row routing, a routing method of multi-layer LSI. This paper suggests the heuristic algorithm which minimize upper street congestions and lower street congestions by suggesting interval graph and relational operator and finding out of the order of signal sets The algorithm was implemented on a VAX-11/780 computer and illustrated by means of examples.

  • PDF

LSI 유사도를 이용한 효율적인 빈발항목 탐색 알고리즘 (Frequent Itemset Search Using LSI Similarity)

  • 고윤희;김현철;이원규
    • 컴퓨터교육학회논문지
    • /
    • 제6권1호
    • /
    • pp.1-8
    • /
    • 2003
  • 본 논문에서는 frequent itemset을 빠르게 발견해내기 위한 효율적인 vertical 마이닝 알고리즘을 제안한다. 본 알고리즘은 frequent itemset을 구하기 위해 아이템들을 Least Support Itemset(LSI) 과의 유사도에 의해 올림차순으로 정렬하여 탐색 트리를 구축하여 보다 빠르고 효율적으로 frequent itemset을 찾아낸다. 또한, 트리를 탐색 시, 2가지의 휴리스틱 방법을 사용하여 탐색의 초기에 많은 후보 아이템들을 탐색 트리로부터 제거함으로써 탐색 공간을 크게 줄인다. 본 논문에서 제안하는 알고리즘은 이전의 알고리즘들과 비교해, long pattern을 가지는 데이터 베이스에서 보다 빠르게 frequent itemset을 발견해 냄을 실험을 통해 발견하였다.

  • PDF

LSI를 이용한 문서 클러스터링 (The Document Clustering using LSI of IR)

  • 고지현;최영란;유준현;박순철
    • 한국산업정보학회:학술대회논문집
    • /
    • 한국산업정보학회 2002년도 춘계학술대회 논문집
    • /
    • pp.330-335
    • /
    • 2002
  • 정보검색시스템에서 가장 중요한 것은 사용자의 요구에 부합하는 결과를 도출하는 것이다. 이를 위하여 사용자의 질의와 연관된 모든 문서들을 추출하게 되는데, 이 많은 결과 문서들 중에서 사용자가 원하는 문서는 소수이고, 원하는 문서를 찾는 것도 쉽지 않다. 따라서 적절한 결과 문서를 도출하기 위하여 연관된 문서들끼리 그룹화 시키는 클러스터링 방법이 많이 이용된다. 본 논문에서는 기존의 문서내의 색인어 보다는 그 의미에 기반하여 클러스터링 하였다. 이를 위하여 LSI 모델을 적용하였고, 문서 클러스터링 방법으로 많이 사용하고 있는 K-Means 알고리즘을 이용한 클러스터링과의 차이점을 비교, 분석하였다.

  • PDF