• E2M - 전기 전자와 첨단 소재
• /
• 제9권5호
• /
• pp.512-517
• /
• 1996

본 고는 반도체 재료가 갖는 자기효과를 이용하여 자기센서의 종류 및 특성등에 대하여 서술하였다. 반도체 LSI의 응용분야가 확대됨에 따라서 반도체 센서를 이용한 극소형화, 고성능화, 저가격화, 다기능화등이 가능하게 되었다. 이러한 상황에서 반도체를 이용한 홀 소자나 자기저항 소자와 같은 자기센서 등을 주변회로와 일체화시킨 초소형 시스템에 대한 연구가 활발하다. 특히 화합물 반도체는 자기센서에 적합한 물리적인 특성을 갖고 있기 때문에, 자기센서로 효율을 나타내고 있다. 반도체의 미세가공기술의 발전과 LSI제조기술의 발전을 이용하여 센서의 집적화, 저가격화를 가능하게 하였으며, 다른 종류의 반도체 센서들을 자기센서와 함께 하나의 칩위에 장착할 수 있는 응용집적센서(Application-specific Integrated Sensor)가 더욱 중요한 역할을 할 것이다.

• 전자공학회논문지A
• /
• 제31A권7호
• /
• pp.76-84
• /
• 1994

The characteristics of 3 inch wafer scale GaAs epitaxial wafer grown by molecular beam epitaxy for LSI process application were studied. The thickness and doping uniformity are characterized and discussed. The growth temperature and growth rate were $600^{\circ}C$ by pyrometer, and 1 $\mu$m/h, respectively. It was found that thickness and doping uniformity were 3.97% and 4.74% respectively across the full 3 inch diameter GaAs epitaxial layer. Also, ungated MESFETs have been fabricated and saturation current measurement showed 4.5% uniformity on 3 inch, epitaxial layer, but uniformity of threshold voltage increase up to 9.2% after recess process for MESFET device.

• Journal of Welding and Joining
• /
• 제29권3호
• /
• pp.19-26
• /
• 2011

본 논문에서는 액체의 표면장력을 이용하여 복수의 KGD 들을 웨이퍼 상태에서 일괄접합함으로써, 높은 수율의 삼차원적층칩을 빠른 생산성으로 제작할 수 있는, 고속 고정밀 접합기술인 자기조직화정합 (Selfassembly) 기술에 대해 소개를 하였다. 본 연구실에서 개발한 self-assembly 기술을 적용하여 5mm 각(角) 크기의 칩 500개를 1초 이내에 평균 $0.5{\mu}m$ 정도의 높은 정밀도로 8인치 웨이퍼상에 일괄접합시키는데 성공하였다. Self-assembly 기술에 의한 삼차원 칩 적층방식은, 기존의 pick-and-place 적층방식에서 높은 정밀도의 접합특성을 확보하는데 필요한 공정시간을 혁신적으로 단축하는 것이 가능하고, 웨이퍼 레벨에서 복수의 KGD 들을 일괄접합하는 것이 가능하므로, 향후 TSV 기술의 양산화를 실현하는데 적합한 고속 고정밀 접합 기술로서 기대가 크다. 현재 본 연구실에서는 두께가 $50{\mu}m$ 이하의 얇은 LSI 칩 및 메탈범프가 형성된 LSI 칩 등을 이용하여, self-assembly 기술에 의한 삼차원 적층형 집적회로 구현을 위한 접합기술을 개발 중에 있다.

• 상하수도학회지
• /
• 제22권4호
• /
• pp.421-427
• /
• 2008

UV disinfection is widely used in water treatment facilities and wastewater treatment plant because of its effectiveness to removal of pathogen and Giardia which is resistant to traditional chemical disinfection. As a design and performance tool of UV disinfection system, 3 dimensional UV intensity models were composed and simulated to compare each other and to find affecting factors in this study. Reflection, refraction and absorption are important parameters in UV intensity model and MPSS and MSSS model can reflect these parameters while LSI model can not. Absorption is the most important parameters among the reflection, refraction, absorption and shadowing so, this should not be neglect. Based on this simulation, shadowing effect is negligible when the number of installed lamp is a few but, this effect can not be neglectable when the number of installed lamp is quite a few. The errors according to shadowing effect is increased as the number of lamp installed increased.

• 대한전자공학회논문지
• /
• 제24권4호
• /
• pp.701-707
• /
• 1987

This paper is concerned with an accurate delay time modling of the ED MOS logic gates and its application to the multiple delay logic simulator. The proposed delay model of the ED MOS logic gate takes account of the effects of not only the loading conditions but also the slope of the input waveform. Defining delay as the time spent by the current imbalance of the active inverter to charge and discharge the output load, with respect to physical reference levels, rise and fall model delay times are obtained in an explicit formulation, using optimally weighted imbalance currents at the end points of the voltage transition. A logic simulator which uses multiple rise/fall delays based on the model as decribed in the above has been developed. The new delay model and timing verification method are evaluated with repect to delay accuracy and execution time.

• IEIE Transactions on Smart Processing and Computing
• /
• 제5권5호
• /
• pp.358-365
• /
• 2016

We propose a novel application of random forest, a machine learning-based general classification algorithm, to analyze the influence of design attributes on the silicon-to-SPICE (S2S) gap. To improve modeling accuracy, we introduce magnification of learning data as well as randomization for the counting of design attributes to be used for each tree in the forest. From the automatically generated decision trees, we can extract the so-called importance and impact indices, which identify the most significant design attributes determining the S2S gap. We apply the proposed method to actual silicon data, and observe that the identified design attributes show a clear trend in the S2S gap. We finally unveil 10nm key fin-shaped field effect transistor (FinFET) structures that result in a large S2S gap using the measurement data from 10nm test vehicles specialized for model-hardware correlation.

• 한국통신학회논문지
• /
• 제15권8호
• /
• pp.689-697
• /
• 1990

본 논문에서는 기존의 이중 케이블에서 전 이중방식 디지털 데이터 전송을 위한 적응 스토캐스틱 반복 알고리즘(Adaptive Stochasti Iteration Algorithm)을 제안하였다. 이 알고리즘을 이용한 반향제저기의 Step size는 반향의 크기에 따라서 변하므로 기존의 알고리즘에 의한 것 보다 10 배 이상의 높은 수렴율을 보였다. 그리고 이것은 기존의 반향 제거기 회로를 단순화 시키는 시퀸스 형태의 적응 디지털 필터와 결합하여 구현되며 LSI 수준으로 구현하기에 적합하다. 두 알고리즘에 대한 이론적인 분석을 제시하고 시뮬레이션 프로그램을 개발하였다.

• Journal of Communications and Networks
• /
• 제16권6호
• /
• pp.620-626
• /
• 2014

In this paper, we propose a parallel collaborative sphere decoder with a scalable architecture promising quasi-maximum likelyhood performance with a relatively small amount of computational resources. This design offers a hardware-friendly algorithm using a modified node operation through fixing the variable complexity of the critical path caused by the sequential nature of the conventional sphere decoder (SD). It also reduces the computational complexity compared to the fixed-complexity sphere decoder (FSD) algorithm by tree pruning using collaboratively operated node operators. A Monte Carlo simulation shows that our proposed design can be implemented using only half the parallel operators compared to the approach using an ideal fully parallel scheme such as FSD, with only about a 7% increase of the normalized decoding time for MIMO dimensions of $16{\times}16$ with 16-QAM modulation.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1997년도 하계학술대회 논문집 C
• /
• pp.1267-1269
• /
• 1997

본 논문에서는 SDB(Silicon Direct Bonding) 기술을 적용하여 빠른 스위칭 속도 및 낮은 도통 전압을 갖는 1200v 10A n-ch IGBT를 제작하였다. 기존의 epi wafer를 이용한 IGBT 제작시 스위칭 속도 개선을 위한 전자조사 방법을 사용하지 않고 buffer의 농도를 증가시켜 아노드 영역의 정공 주입 효율을 제어하여 90ns의 스위칭 속도를 가지며, 2.0V의 도통전압을 갖는 IGBT를 구현하였으며, SDB IGBT 제작시 bonding 계면의 문제 및 표면의 particle 및 결함이 소자의 전기적 특성에 미치는 영향을 고찰하였으며, 이를 실험 결과와 비교 평가하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 ITC-CSCC -3
• /
• pp.1744-1747
• /
• 2002

In late years, the tendency to shift the design language of electronic circuits from HDL to C-based languages of C/C)1 and so on is strengthened. The current of adopting these software languages thrives by necessity to solve the problem peculiar to HDL that verification of design is difficult. When we use C-based languages, we can describe the design by higher abstraction degree, mount the design as both hardware and software finally and so that express the design part which is not made clear at early stage the same one language. Therefore, the flexibility of design very improves, the design work in environment the range of applying the whole systems become possible. This paper introduces example at having applied C-based languages in image processing LSI design and describes that the design technique of C-based languages is effective for the system design.