• 대한전기학회논문지:시스템및제어부문D
• /
• 제52권5호
• /
• pp.290-294
• /
• 2003

Using a backpropagation neural network (BPNN), a high power semiconductor device was empirically modeled. The device modeled is a n-LDMOSFET and its electrical characteristics were measured with a HP4156A and a Tektronix curve tracer 370A. The drain-source current $(I_{DS})$ was measured over the drain-source voltage $(V_{DS})$ ranging between 1 V to 200 V at each gate-source voltage $(V_{GS}).$ For each $V_{GS},$ the BPNN was trained with 100 training data, and the trained model was tested with another 100 test data not pertaining to the training data. The prediction accuracy of each $V_{GS}$ model was optimized as a function of training factors, including training tolerance, number of hidden neurons, initial weight distribution, and two gradients of activation functions. Predictions from optimized models were highly consistent with actual measurements.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2006년도 제37회 하계학술대회 논문집 C
• /
• pp.1406-1407
• /
• 2006

본 논문에서는 기존의 250V급 트렌치 전극형 파워 MOSFET을 구조적으로 개선하여, 600V 이상의 순방향 항복 전압을 갖는 파워 MOSFET을 설계 하였다. 본 논문에서 제안한 구조로 기존의 250V급 트렌치 전극형 파워 MOSFET에 비하여 더욱 높은 순방향 항복 전압을 얻었다. 또한, 기존의 LDMOS 구조로 500V 이상의 항복 전압을 얻기 위해서 $100{\mu}m$ 이상의 크기를 필요로 했던 반면에, 본 논문에서 제안한 소자의 크기(vertical 크기)는 $50{\mu}m$로서, 소자의 소형화 및 고효율화 측면에서 더욱 우수한 특성을 얻었다. 본 논문은 2-D 공정시뮬레이터 및 소자 시뮬레이터를 바탕으로, 트렌치 옥사이드의 두께 및 폭, 에피층의 두께 변화 등의 설계변수와 이온주입 도즈 및 열처리 시간에 따른 공정변수에 대한 시뮬레이션을 수행하여, 본 논문에서 제안한 구조가 타당함을 입증하였다.

• 한국전자파학회논문지
• /
• 제18권8호
• /
• pp.880-886
• /
• 2007

본 논문에서는 효율 특성에서 특화된 전력 증폭기(PA)와 개선된 바이어스 모듈레이터를 이용하여 새로운 하이브리드 포락선 제거 및 복원(EER) 전력 송신기를 제안하였다. 전력 증폭기는 모듈레이션 신호의 평균 전력영역에서 대부분 동작하기 때문에 평균 드레인 바이어스 전압에서 전력 증폭기의 효율은 전체 전력 송신기의 효율 특성에 매우 중요한 영향을 미친다. 따라서 전력 증폭기의 효율을 평균 드레인 바이어스 전압 영역에서 최적화하였다. 또한, 바이어스 모듈레이터는 메모리 영향을 최소화하기 위하여 에미터 팔로워(Emitter Follower)와 결합되도록 하였다. 포화 전력 증폭기인 역 Class F급 전력 증폭기가 1 GHz 대역 포워드 링크 싱글 캐리어를 가지는 WCDMA 신호에 대해서 최고 전력이 5W인 LDMOSFET을 이용하여 설계되었다. 실험 결과, 바이어스 모듈레이터는 31.8V의 최고 전력 크기를 가지면서 64.16%의 효율을 유지하였다. 제안된 전력 증폭기와 바이어스 모듈레이터를 결합한 전력 송신기는 기존 방식으로 설계된 전력 증폭기와 결합하였을 경우보다 8.11%나 개선된 44.19%의 전체 효율 특성을 보였다. 게다가, F급 동작을 보이면서 전체 출력 전력은 기존 방식의 전력 증폭기를 결합할 경우보다 2.9dB 개선된 32.33 dBm으로 개선되었고, PAE와 5MHz 옵셋에서의 ACLR은 각각 38,28%, -35.9 dBc를 기록하였다. 이와 같은 결과들은 고선형성과 함께 고효율 특성을 가지는 전력 송신기에 매우 적합한 구조가 될 수 있다는 것을 명확히 보여주고 있다.

• 한국전자파학회논문지
• /
• 제20권8호
• /
• pp.813-822
• /
• 2009

본 논문에서는 1:2:2의 비대칭 3-stage 도허티 전력 증폭기의 동작을 살펴보고, Freescale사의 4 W, 10 W LDMOSFET을 이용하여 1 GHz에서 구현하였다. 두 번의 최대 효율 특성을 갖는 N-way 도허티 전력 증폭기와 비교 하였을 때, 비대칭 3-stage 도허티 전력 증폭기는 세 번의 최대 효율 특성을 갖도록 함으로써 백 오프된 출력 전력영역에서의 심각한 효율 저하를 극복할 수 있고, 주어진 변조 신호에서의 평균 효율을 최대화 할 수 있다. 효율 특성을 더욱 최적화하기 위해, 역 F급 전력 증폭기를 캐리어 및 피킹 전력 증폭기로 설계하였다. 또한, 적절한 로드모듈레이션 동작을 이끌어내기 위해, 포락선 추적 방법에 근거한 적응 게이트 바이어스 조절 신호를 두 개의 피킹 전력 증폭기에 인가하였다. 8.5 dB의 PAPR을 갖는 802.16e Mobile WiMAX 신호에 대해 제안된 비대칭 도허티 전력 증폭기는 36.85 dBm에서 55.46 %의 높은 효율 특성을 얻었고, -37.23 dB의 우수한 RCE 특성을 유지하였다. 본 논문에서는 처음으로 포화 증폭기와 적응 게이트 바이어스 조절 신호를 비대칭 3-stage 도허티 전력 증폭기에 적용하였으며, 이를 통해 기지국용 고효율 전력 송신기의 설계가 구현 가능함을 성공적으로 검증하였다.