• 제목/요약/키워드: Jitter Buffer

검색결과 54건 처리시간 0.017초

ATM 교환기에서 셀 및 윈도우 카운터를 이용한 우선순위 제어 (Priority Control Using Cell and Windows Counter in ATM Switchs)

  • 김변곤;서혜영;장정정;박기홍;한철민;김남희
    • 한국콘텐츠학회논문지
    • /
    • 제6권3호
    • /
    • pp.1-11
    • /
    • 2006
  • 정보통신기술의 발달로 광대역 통신망에서의 서비스들은 지연, 셀 손실 확률, 지터 요구사항들이 트래픽의 특성에 따라 매우 다양하다. 따라서 광대역망에서 다양한 트래픽의 종류에 따른 셀 손실율과 셀 지연율의 요구사항을 만족시킬 수 있는 제어시스템의 설계는 매우 중요한 요소이다. 본 논문에서는 트래픽의 각 클래스 타입에 따라 셀 카운터와 윈도우 카운터를 이용한 우선순위 제어 기법을 제안하였다. 제안한 기법에서는 요구된 서비스의 질을 만족시키기 위해 셀 카운터와 윈도우 카운터의 비교에 의해 얻어진 셀 손실과 지연 요소를 획득하여 우선순위 제어를 수행하였다. 그리고 컴퓨터 시뮬레이션을 통하여 성능을 평가하였다. 시뮬레이션 결과 셀 손실은 비디오, 데이터, 음성 순서로, 지연시간은 비디오, 음성, 데이터 순서의 결과를 보여 각 클래스의 요구조건을 만족시키는 우선순위제어 기법임을 확인할 수 있었다.

  • PDF

고속 통신망을 위한 공정성 링 프로토콜에 관한 연구 (A study on the fairness ring protocol for high-speed networks)

  • 김동윤;송명렬;장민석
    • 한국통신학회논문지
    • /
    • 제22권1호
    • /
    • pp.139-150
    • /
    • 1997
  • For high-speed networks, a new ring protocal is proposed in this paper. A ring network combined with destination removal can achieve much higher network throughput than the channel transmission rate. However, such a network exhibits fairness problems. Over a past few years, global fairness algorithms such as ATMR and Metaring have been proposed to solve such problems. But the ring access time delay and fairness in such networks are sensitive to the network parameters such as network size and traffic distribution. In addition to guaranteeing fair ring access to all nodes, there are several other important performance aspects in such networks. The one is that fairness is enforced while node throughputs are kept as high as possible. And another performance measure is access delay and more specifically Head-Of-Line(HOL) delay, i.e., the amount of time the first cell in the transmission buffer of a node has to wait before it accesses the ring. HOL delay is a mijor component in the transmission jitter of the synchronous traffic transmission. A key idea of the proposed ring protocol is to find the nodes that have much more chances to access the ring than any other nodes in the independently distributed node architecture. Since destined by many cells need to share a part of the bandwidths with the next node for the fairness in as much as performance degradation does not become critical. To investigate the performance behavior of the proposed ring protocol for various network condition,s several performance parameters wuch as ring access time delay, and throughput are compared with those of the ATMR and Metaring protocols using simulation package, SIMAN.

  • PDF

모바일 VoIP 음성통신을 위한 대화음질 측정 시스템 (Conversational Quality Measurement System for Mobile VoIP Speech Communication)

  • 조재만;김형국
    • 한국ITS학회 논문지
    • /
    • 제10권4호
    • /
    • pp.71-77
    • /
    • 2011
  • 본 논문에서는 고품질 모바일 VoIP 음성통신에 대한 객관적인 QoS를 제공하는 대화음질 측정시스템을 구현하였다. 대화음질 측정을 위해서 VoIP로 연결된 두 대의 스마트폰에 에코 및 잡음 제거, 음성 인코딩 및 디코딩, RTP (Real-TimeProtocol)을 적용한 패킷 생성, 지터버퍼 콘트롤, LC (Loss Concealment)를 포함한 POS (Play-out Schedule)로 구성된 VoIP음성 통화시스템을 구현하였다. 대화음질 측정 시스템은 VoIP로 연결된 두 스마트폰의 마이크, 그리고 스피커와 연결되어 각 화자별로 음성신호를 녹음한 후에, 녹음된 음성신호를 이용하여 CE (Conversational Efficiency), CS (Conversational Symmetry) 및 PESQ (Perceptual Evaluation of Speech Quality)를 측정하고, CE-CS-PESQ에 대한 상관관계를 측정한다. 본 논문에서는 다양한 SNR, IP 네트워크망 변동에 따른 지연, 손실 변화에 따른 CE, CS, PESQ를 측정하여 대화음질 측정시스템을 검증하였다.

2세대 AiPi+ 용 DLL 기반 저전력 클록-데이터 복원 회로의 설계 (A Design of DLL-based Low-Power CDR for 2nd-Generation AiPi+ Application)

  • 박준성;박형구;김성근;부영건;이강윤
    • 대한전자공학회논문지SD
    • /
    • 제48권4호
    • /
    • pp.39-50
    • /
    • 2011
  • 본 논문에서는 패널 내부 인터페이스의 하나인 2세대 AiPi+의 클록-데이터 복원 회로(Clock & Data Recovery)를 제안하였다. 제안하는 클록-데이터 복원 회로의 속도는 기존 AiPi+ 보다 빠른 1.25 Gbps 로 향상되었으며 다중 위상 클록을 생성하기 위하여 Delay-Locked Loop(DLL)를 사용하였다. 본 논문에서는 패널 내부 인터페이스의 저전력, 작은 면적의 이슈를 만족하는 클록-데이터 복원 회로를 설계하였다. 매우 간단한 방법으로 자동적으로 Harmonic-locking 문제를 해결할 수 있는 주파수 검출기 구조를 제안하여 기존 주파수 검출기(Frequency Detector)의 복잡도, 전류 소모, 그리고 외부 인가에 따른 문제를 개선하였으며, 전압 제어 지연 라인(Voltage Controlled Delay Line) 에서 상승/하강 시간 차이에 따른 에지의 사라짐 현상을 막기 위해서 펄스 폭의 최대치를 제한하는 펄스 폭 오류 보정 방법을 사용하였다. 제안하는 클록-데이터 복원 회로는 CMOS 0.18 ${\mu}m$ 공정으로 제작되었으며 면적은 $660\;{\mu}m\;{\times}\;250\;{\mu}m$이고, 공급 전압은 1.8 V이다. Peak-to-Peak 지터는 15 ps, 입력 버퍼, 이퀄라이저, 병렬화기를 제외한 클록-데이터 복원 회로의 소모 전력은 5.94 mW 이다.