• 대한전자공학회논문지TC
• /
• 제46권12호
• /
• pp.6-13
• /
• 2009

X-대역의 위상 배열 시스템에 응용 가능한 전력 증폭기, 6-bit 위상 변위기, 6-bit 디지털 감쇠기 및 SPDT 송수신 스위치를 각각 설계 및 측정하였다. 모든 회로는 CMOS 0.18 um 공정을 사용하여 구현되었다. 전력 증폭기는 2-단 차동 및 cascode 구조를 가지며, 20 dBm 의 P1dB, 19%의 PAE 의 성능을 8-11 GHz 주파수 대역에서 보였다. 6-bit 위상 변위기는 Embedded switched filter 구조를 가지며, 스위치용 nMOS 트랜지스터 및 마이크로스트립 선로로 인덕턴스를 구현하였다. $360^{\circ}$ 위상 제어가 가능하며 위상 해상도는 $5.6^{\circ}$ 이다. 8-11 GHz 주파수 대역에서 RMS phase 및 amplitude 오차는 $5^{\circ}$ 및 0.8 dB 이하이며, 삽입손실은 약 $-15.7\;{\pm}\;1,1\;dB$ 이다. 6-bit 디지털 감쇠기는 저항 네트워크와 스위치가 결합된 Embedded switched Pi-및 T-구조이며, 위상 배열 시스템에서 요구하는 낮은 통과 위상 변동 특성을 가지는 구조가 적용되었다. 최대 감쇠는 31.5 dB 이며 진폭 해상도는 0.5 dB 이다. 8-11 GHz 주파수 대역에서 RMS amplitude 및 phase 오차는 0.4 dB 및 $2^{\circ}$ 이하이며, 삽입손실은 약 $-10.5\;{\pm}\;0.8\;dB$ 이다. SPDT 송수신 스위치는 series 및 shunt nMOS 트랜지스터의 쌍으로 구성되었으며 회로의 면적을 최소화하기 위해 1개의 수동 인덕터만으로 SPDT 기능을 구현하였다. 삽입손실은 약 -1.5 dB, 반사손실은 -15 dB 이하이며, 송수신 격리 특성은 -30 dB 이하이다. 각각의 칩 면적은 $1.28\;mm^2$, $1.9mm^2$, $0.34\;mm^2$, $0.02mm^2$ 이다.

• 한국전자파학회논문지
• /
• 제21권6호
• /
• pp.670-680
• /
• 2010

본 논문에서는 0.13 ${\mu}m$ CMOS 공정을 사용하여, 이동단말기 탑재에 적합한 저 전력, 저 잡음 구조 개별 소자 (LNA, Mixer, VCO, frequency doubler, signal generator, down converter)들을 제안하고, 나아가 이를 하나의 칩으로 집적화 시킨 60 GHz 단일 칩 수신기 구조를 제안한다. 저전력화를 위해 current re-use 구조를 적용시킨 LNA의 경우, 11.6 mW 의 전력 소모 시, 56 GHz부터 60 GHz까지 측정된 잡음지수(NF)는 4 dB 이하이다. 저전력화를 위한 resistive mixer의 경우, Cgs의 보상 회로를 통하여 낮은 LO 신호 크기에서도 동작 가능하도록 하였다. -9.4dB의 변환 이득을 보여주며, 20 dB의 LO-RF isolation 특성을 가진다. Ka-band VCO는 4.99 mW 전력 소모 시측정된 출력 신호 크기는 27.4 GHz에서 -3 dBm이 되며, 26.89 GHz에서부터 1 MHz offset 기준으로 -113 dBc/Hz의 phase noise 특성을 보인다. 49.2 dB의 원신호 억제 효과를 보이는 Frequency Doubler는 총 전력 소모가 9.08 mW일 경우, -4 dBm의 27.1 GHz 입력 신호 인가 시 -53.2 dBm의 fundamental 신호(27.1 GHz)와 -4.45dBm의 V-band second harmonic 신호(54.2 GHz)를 얻을 수 있었으며, 이는 -0.45 dB의 변환 이득을 나타낸다. 60 GHz CMOS 수신기는 LNA, resistive mixer, VCO, frequency doubler, 그리고 drive amplifier로 구성되어 있으며, 전체 전력 소모는 21.9 mW이다. WLAN과의 호환 가능성을 위하여, IF(Intermediate Frequency) bandwidth가 5.25GHz(4.75~10 GHz)이며, RF 3 dB bandwidth는 58 GHz를 중심으로 6.2 GHz이다. 이때의 변환 손실은 -9.5 dB이며, 7 dB의 NF와 -12.5 dBm의 높은 입력 P1 dB를 보여주고 있다. 이는 60 GHz RF 회로의 저전력화, 저가격화, 그리고 소형화를 통한 WPAN용 이동단말기의 적용 가능성을 입증한다.

• 전기전자학회논문지
• /
• 제2권1호
• /
• pp.1-14
• /
• 1998

본 논문에서는 초고속 정보통신망에 이용할 수 있는 이동수신 시스템 단말기의 RF 핵심부품인 안테나, 저잡음 증폭기, 혼합기, VCO와 베이스밴드 처리부에서의 변복조 시스템을 연구하였다. 고속 디지털 통신을 행하는 경우, 안테나의 대역폭과 멀티패스에 의해 생기는 선택성 페이딩이 커다란 문제가 될 수 있는 데 이를 해결하기 위한 방안으로 루프구조의 자계 안테나 특성을 갖는 광대역 소형 MSA(Microstrip Antenna)를 설계 제작하였다. 2단 저잡음 증폭기는 잡음 특성이 우수한 NE32584C를 사용하여 첫단에서 0.4dB 이하의 잡음지수를 갖도록 최적화 하였으며, 두 번째 단은 충분한 이득을 얻을 수 있도록 설계하였다. 그 결과 전체 잡음 지수는 중심 주파수에서 약 0.5dB, 이득은 39dB를 얻었다. 분포형 주파수 혼합기는 Dual-Gate GaAs MESFET를 사용하여 입력단에 하이브리드를 사용하지 않고 10dB 이상의 LO/RF 분리도를 얻었고, 회로의 크기를 최소화하였다. 또한, 선형적인 혼합 신호를 출력하여 베이스밴드에서의 신호왜곡을 감소 시켰으며, 주파수 혼합작용과 증폭작용이 동시에 이루어지므로 변환이득을 얻을 수 있고 분포형 증폭이론을 적용하여 광대역특성을 갖도록 설계하였다. VCO(voltage control oscillator)의 설계는 대신호 해석을 통한 발진기 이론을 도입하여 비교적 안정된 신호를 출력할 수 있도록 설계 제작하였다. 베이스밴드 처리부의 변복조 시스템은 선호의 대역폭을 넓히고 내잡음 간섭성 등에 우수한 방식으로 알려져 있는 DS/SS(Direct Sequence/spread Spectrum) 방식의 시스템 설계이론을 적용하였다. 본 연구에서는 BER 특성이 우수하고 고속 디지털 신호처리에 유리한 DQPSK 변/복조방식을 채택하였으며 PN 부호 발생기는 m-계열 부호를 출력하도록 하였다.