• 마이크로전자및패키징학회지
• /
• 제9권3호
• /
• pp.57-67
• /
• 2002

반도체 칩의 신호처리속도를 향상시키기 위한 방법에는 세 가지가 있다. 첫 번째 방법은 금속배선의 배치(layout)를 바꾸는 것이고, 두 번째 방법은 배선으로 사용되는 금속의 비저항을 감소시키는 것이며, 세 번째 방법은 절연재료(insulating material)의 유전상수(dielectric constant)를 감소시키는 것이다. 첫 번째나 두 번째의 방법에 대해서는 많은 연구가 이루어졌고, 지금도 연구가 이루어지고 있다. 그러나 첫 번째나 두 번째의 방법을 통하여 얻을 수 있는 신호처리속도의 향상보다는 세 번째 방법을 통하여 얻을 수 있는 신호처리속도의 향상이 더 크다. 본 논문에서는 먼저 마이크로전자에 응용되기 위한 절연재료의 요구조건을 살펴보고, 지금까지 개발된 저유전율 고분자재료들을 간략하게 소개할 예정이다. 아울러 유전상수를 낮추기 위하여 최근 개발된 기공을 갖는 고분자재료들과 이들을 제조하기 위한 공정에 대해서도 간략하게 소개할 예정이다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2007년도 추계학술대회 논문집
• /
• pp.159-159
• /
• 2007

In order to reduce a signal delay in ULSI, low resistive metal and intermetal dielectric material of low dielectric constant are required. Ordered mesoporous silica film is proper to intermetal dielectric due to its low dielectric constant and superior mechanical properties. In this study, ordered mesoporous silica films was synthesized using TEOS (tetraethoxysilane) / MTES (methyltriethoxysilane) mixed silica precursor and Brij-$76^{(R)}$ surfactant. These films had the porosity of 40% and dielectric constant of 2.5. To lower dielectric constant, the ordered mesoporous silica films were surface-modified by HMDS (hexamethyldisilazane) treatment. HMDS substituted -OH groups on the surface of silica wall for -Si$(CH_3)_3$ groups. After the HMDS treatment, ordered mesoporous silica films were calcined at various calcination temperatures. Through the investigation, it was concluded that the proper calcination temperature is necessary as aspects of structural, electrical, and mechanical properties.

• 한국세라믹학회지
• /
• 제45권1호
• /
• pp.48-53
• /
• 2008

In order to reduce signal delay in ULSI, an intermetal material of low dielectric constant is required. Ordered mesoporous silica film is proper to intermetal dielectric due to its low dielectric constant and superior mechanical properties. The ordered mesoporous silica film prepared by TEOS (tetraethoxysilane) / MTES (methyltriethoxysilane) mixed silica precursor and Brij-76 surfactant was surface-modified by HMDS (hexamethyldisilazane) treatment to reduce its dielectric constant. HMDS can substitute $-Si(CH_3)_3$ groups for -OH groups on the surface of silica wall. In order to modify interior silica wall, HMDS was treated by two different processes except the conventional spin coating. One process is that film is dipped and stirred in HMDS/n-hexane solution, and the other process is that film is exposed to evaporated HMDS. Through the investigation with different HMDS treatment, it was concluded that surface modification in evaporated HMDS was more effective to modify interior silica wall of nano-sized pores.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 1994년도 추계학술대회 논문집
• /
• pp.171-174
• /
• 1994

The drive towards ultra-large-scale integrated circuits a continuous intermetal dielectric films for multi layer interconection. Optimum condition of remote plasma enhanced chemical vapour deposition(RPECVD) was achieved by orthogonal array method. Chracteristics of SiO$_2$ films deposited by using remote PECVD with N$_2$O gas were investigated. Etching rate of SiO$_2$ films in P-echant was about 6[A/s] that was the same as the thermal oxide. The films a showed high breakdown voltage of 7(MV/cm) and a resistivity of Bx10$\^$13/[$\Omega$cm] at 7(MV/cm). The interface Trap density of SiO$_2$ has been shown excel lent properties of 5x10$\^$10/[/$\textrm{cm}^2$eV]. It was observed that the dielectric constant dropped to a value of 4. 29 for 150 [W] RF power.

• E2M - 전기 전자와 첨단 소재
• /
• 제8권2호
• /
• pp.171-175
• /
• 1995

Optimum condition of remote plasma enhanced chemical vapor deposition using orthogonal array method was chosen. Characteristics of oxide films deposited by RPECVD with SiH$_{4}$ and N$_{2}$O gases were investigated. Etching rate of the optimized SiO$_{2}$ films in P-etchant was about 6[A/s] that was almost the same as that the high temperature thermal oxide. The films showed high dielectric breakdown field of more than 7[MV/cm] and a resistivity of 8*10$^{13}$ [.ohmcm] around at 7[MV/cm]. The interface trap density of SiO$_{2}$/Si interface around the midgap derived from the high frequency C-V curve was about 5*10$^{10}$ [/cm$^{2}$eV]. It was observed that the dielectric constant of the optimized SiO$_{2}$ film was 4.29.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제42회 동계 정기 학술대회 초록집
• /
• pp.71-71
• /
• 2012

As the critical dimensions of integrated circuits are scaled down, the line width and spacing between the metal interconnects are made smaller. The dielectric film used as insulation between the metal lines contributes to the resistance-capacitance (RC) time constant that governs the device speed. If the RC time delay, cross talk and lowering the power dissipation are to be reduced, the intermetal dielectric (IMD) films should have a low dielectric constant. The introduction of Cu and low-k dielectrics has incrementally improved the situation as compared to the conventional $Al/SiO_2$ technology by reducing both the resistivity and the capacitance between interconnects. Some of the potential candidate materials to be used as an ILD are organic and inorganic precursors such as hydrogensilsequioxane (HSQ), silsesquioxane (SSQ), methylsilsisequioxane (MSQ) and carbon doped silicon oxide (SiOCH), It has been shown that organic functional groups can dramatically decrease dielectric constant by increasing the free volume of films. Recently, various inorganic precursors have been used to prepare the SiOCH films. The k value of the material depends on the number of $CH_3$ groups built into the structure since they lower both polarity and density of the material by steric hindrance, which the replacement of Si-O bonds with Si-$CH_3$ (methyl group) bonds causes bulk porosity due to the formation of nano-sized voids within the silicon oxide matrix. In this talk, we will be introduce some properties of SiOC(-H) thin films deposited with the dimethyldimethoxysilane (DMDMS: $C_4H_{12}O_2Si$) and oxygen as precursors by using plasma-enhanced chemical vapor deposition with and without ultraviolet (UV) irradiation.

• 한국세라믹학회지
• /
• 제34권3호
• /
• pp.314-322
• /
• 1997

극저 유전특성을 갖는 SiO2 에어로겔의 박막화의 층간 절연막으로써의 응용성이 연구되었다. 점도가 10~14cP인 SiO2 폴리머 졸을 이소프로판을 분위기 하에서 1000~7000m으로 p-Si(111) 웨이퍼 상에 스핀코팅한 습윤겔 박막을 25$0^{\circ}C$와 1160 psing 조건에서 초임계건조하여 0.5 g/㎤ 정도의 밀도(78% 기공율) 와 4000~21000$\AA$ 범위의 두께를 갖는 SiO2 에어로겔 박막을 제조하였다. 박막의 두께와 미세구조를 제어할 수 있는 주요 인자는 졸의 농도, 회전속도 및 습윤겔 숙성시간임을 알 수 있었다. SiO2 에어로겔 박막의 유전상수 값은 giga급 이상의 차세대 반도체 소자에 충분히 응용될 수 있을 정도로 낮은 2.0 정도이었다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2009년도 하계학술대회 논문집
• /
• pp.117-117
• /
• 2009

최근 고집적화 구조는 저항(resistance)과 정전용량 (capacitance)에 의한 신호 지연 (RC delay) 증가로 인한 혼선 (cross-talk noise)과 전력소모 (power dissipation)등의 문제를 발생시킨다. 칩 성능에 영향을 미치는 제한인자를 최소화하기 위해서는 저저항 배선 금속과 저유전상수 (low-k)의 층간 절연막 (IMD, intermetal dielectric) 물질이 필요하다. 최근 PECVD (plasma enhanced chemical vapor deposition)를 이용하여 증착시킨 유기살리케이트 (OSG, organosilicate glass)는 가장 유망한 저유전상수 물질로 각광받고 있다. 본 연구에서는 제일원리 연구를 통하여 OSG의 전구체 중에 하나인 DEMS 문자를 모델링하고, 에너지적으로 가장 안정한 구조를 찾아서 각 원자 간의 결합에 따른 해리에너지 (dissociation energy)를 계산하고, DEMS가 H-terminated Si 표면과 반응하는 기구에 대해 고찰하였다. 최적화된 DEMS 분자의 구조를 찾았고 DEMS 분자가 결합이 깨져 조각 분자군으로 될 때의 에너지들을 계산하였다. 계산된 해리에너지로부터 DEMS 분자의 O 원자와 C분자의 결합이 깨져서 $C_2H_5$를 조각 분자군으로 생성할 확률이 총 8가지의 경우에서 가장 높다는 것을 알 수 있었다. 8 가지의 해리된 DEMS 조각 분자군들이 H-terminated Si 표면과 반응할 때의 반응에너지를 계산한 결과 표면의 Si 원자와 DEMS 분자에서 $C_2H_5$가 해리되어 생성된 조각 분자군의 O 원자가 결합을 하고 부산물로 $C_2H_6$를 생성하는 반응이 가장 선호된다는 것을 알 수 있었다. DEMS 분자로 증착시킨 OSG에 대하여 제일원리법을 이용하여 계산한 연구는 보고된 바 없기 때문에, DEMS 분자의 각 원자 간의 해리에너지와 Si 기판과의 반응에너지는 추후 연구개발의 중요한 기초 자료가 될 수 있다.