A Interpolation Hardware Architecture for HEVC Inter-Prediction Decoder Using Parallel Process (병렬처리를 이용한 HEVC 디코더의 화면간 예측 보간 필터 하드웨어 구조)
-
- Proceedings of the Korea Information Processing Society Conference
- /
- 한국정보처리학회 2015년도 춘계학술발표대회
- /
- pp.950-953
- /
- 2015