Proceedings of the Korea Information Processing Society Conference (한국정보처리학회:학술대회논문집)

  • 2015.04a
  • /
  • Pages.950-953
  • /
  • 2015
  • /
  • 2005-0011(pISSN)
  • /
  • 2671-7298(eISSN)
Korea Information Processing Society (한국정보처리학회)
권호 표지
DOI QR코드

DOI QR Code

A Interpolation Hardware Architecture for HEVC Inter-Prediction Decoder Using Parallel Process

병렬처리를 이용한 HEVC 디코더의 화면간 예측 보간 필터 하드웨어 구조

  • Choi, Seung-Hwan (Dept of Information and Communications Engineering, Myongji University) ;
  • Bae, Jong-Woo (Dept of Information and Communications Engineering, Myongji University)
  • 최승환 (명지대학교 정보통신공학과) ;
  • 배종우 (명지대학교 정보통신공학과)
  • Published : 2015.04.22
Download PDF
⟨ Previous Next ⟩

Abstract

본 논문에서는 HEVC 디코더에서 화면간 예측의 보간 필터에 대한 하드웨어 구조를 제시하고, 설계 및 분석결과를 통해 연구 결론을 도출하는 것이 목적이다. 제안하는 하드웨어 구조는 보간 필터의 각 필터 간의 유사성을 확인하고 빠르게 데이터를 처리하기 위한 병렬처리 방법을 제시한다. 또한 레지스터를 통한 데이터를 재사용하는 방식을 이용하여 외부 메모리와의 불필요한 연결을 줄여 성능을 향상시켰다.

Keywords