• 한국정보과학회논문지:데이타베이스
• /
• 제36권2호
• /
• pp.84-98
• /
• 2009

라우터의 포워팅 성능을 향상시키기 위해 많은 IP 주소 검색 알고리즘들이 연구되어 오고 있다. 기존에 제안된 블룸 필터를 이용한 IP 주소 검색 구조는 프리픽스 길이별로 블룸 필터 및 해시 테이블을 따로 가지고 있어 구현이 복잡하며, 프리픽스 길이 별 해시 테이블의 개수를 줄이기 위하여 프리적스의 복사가 불가피한 단점을 지닌다. 멀티 다중 해시 테이블을 이용한 병렬 해싱 구조는 프리픽스의 길이별로 해시 테이블을 구성하고, 다중 해싱 함수를 사용하여 모든 프리픽스 길이에 대하여 병렬 검색하는 구조로서 검색 성능이 뛰어나나 병렬 검색 구조이므로 구현이 또한 복잡하다. 본 논문에서는 단일 블룸 필터에 다양한 길이의 프리픽스를 모두 저장하는 통합 블룸 필터와 단일 테이블에 모든 길이의 프리픽스를 모두 저장하는 통합 다중-해시 테이블을 사용하여 구현이 간단하면서도 검색성능이 뛰어난 새로운 IP 주소 검색 구조를 제안한다. 실제 백본 라우터에서 쓰이는 데이타를 이용하여 시뮬레이션을 수행한 결과 $15000{\sim}220000$개의 엔트리를 갖는 라우팅 테이블에 대하여 평균 1.04-1.17번의 메모리 접근으로 IP 주소검색이 가능함을 보였다.

• 한국통신학회논문지
• /
• 제29권2B호
• /
• pp.158-166
• /
• 2004

IP 주소 검색은 인터넷 라우터의 필수적인 기능 중에 하나인 동시에 인터넷 라우터의 전체 성능을 결정하는 중요한 요소이다. 현재 인터넷 라우터에 연결된 네트워크 종류의 증가로 라우팅 테이블 엔트리 수가 급격히 증가하고 있으며, 인터넷 트래픽 역시 빠르게 증가하고 있어 효율적인 라우팅 테이블의 검색이 요구된다. 그 동안 빠른 주소 검색을 위해 다양한 알고리즘들과 검색 방식들이 제안되었지만 대부분 메모리 사이즈나 업데이트 등의 실용적인 측면에 대한 고려가 부족하였다. 본 논문에서는 IP 주소 검색을 위한 실용적인 하드웨어 구조를 제안한다. 제안된 구조는 multiple hashing을 적용한 병렬 IP 주소 검색 구조로, 메모리 사이즈나 메모리 검색 횟수, 업데이트에 있어서 장점을 가진다. 본 논문에서는 제안한 하드웨어 구조의 성능을 평가하기 위하여 MAE-WEST 라우터를 통과한 실제 데이터를 사용하여 시뮬레이션을 수행하고, 이를 통해 203kbytes의 메모리와 200여개의 엔트리를 저장할 수 있는 TCAM을 사용하여 한번의 메모리 접근으로 주소 검색이 가능함을 보였다.

• 한국통신학회논문지
• /
• 제30권3B호
• /
• pp.65-71
• /
• 2005

라우터의 주요한 기능은 들어오는 패킷의 목적지 IP 주소를 참조하여 패킷을 최종 목적지를 향하여 내 보내는 것이다. 이것을 수행하기 위해서는 주소 검색 과정이 필요하며 이 작업은 모든 패킷에 대해 실시간으로 수행되어야 하므로 라우터의 성능을 결정하는 중요한 요소가 된다. 또한 CIDR(classless inter-domain routing) IP 주소 체계를 도입하게 되면서 라우터에서는 단순 exact 매치가 아니라 가능한 모든 프리픽스 중에 가장 길게 매치하는 프리픽스를 검색하는 longest prefix match가 필요하게 되었다. 이에 따라 IP 주소 검색을 위한 알고리즘 및 구조에 관한 연구가 널리 수행되고 있으며 본 논문에서는 병렬 복수 해슁 (parallel multiple hashing)과 프리픽스 그룹화 (prefix grouping)를 이용하여 한 번의 메모리 접근으로 IP 주소 검색을 수행할 수 있는 효율적인 하드웨어 구조를 제안한다.

• 한국정보과학회논문지:정보통신
• /
• 제32권3호
• /
• pp.427-432
• /
• 2005

링크기술이 발달하면서 인터넷 라우터로 들어오는 패킷의 수가 급격히 증가하고 있으며, 이로 인하여 입력 패킷을 실시간으로 처리하는 일은 점점 더 어려운 작업이 되어가고 있다. If 어드레스 검색은 라우터의 패킷 처리 기능 중 가장 필수적인 기능 중의 하나로서, 효율적인 IP 어드레스 검색을 위한 알고리즘과 구조에 대한 연구가 진행되고 있다. 본 논문에서는 작은 크기의 메모리를 사용하면서도 검색 속도를 빠르게 향상시킨 IP 어드레스 검색 구조를 제안한다. 제안하는 방법은 한번의 메모리 접근으로 여러 프리픽스를 동시에 비교하는 멀티웨이 트리에 기반을 두고 있는 구조로서, 약 4만개의 프리픽스를 저장하기 위해 280KByte 크기의 SRAM을 사용하근 평균 5.9번의 메모리 접근으로 IP 어드레스를 검색하는 구조이다.

• 한국통신학회논문지
• /
• 제28권2B호
• /
• pp.138-143
• /
• 2003

컴퓨터간의 빠른 데이터 전송을 위해서는 링크 속도와 더불어 라우터에서의 패킷 전달율(forwarding rate) 이 중요하며, 이 중 어드레스 검색(address lookup) 은 패킷 전달 과정 중에서 매우 중요한 부분으로, 주요 시간 지연을 발생시키는 요인이라 할 것이다. 본 논문에서는 고속 라우터에 적합한 효율적인 어드레스 검색 하드웨어 구조를 제안하고자 한다. 본 논문에서 제안된 구조는 인터넷 어드레스의 프리픽스 길이별로 각각 다른 SRAM을 사용하여 여러 개의 어드레스 검색 테이블을 만들고, 각 테이블에 해슁(hashing)을 적용하여 동시에 어드레스 검색을 수행한 후, 각 테이블에서 일치되어 나온 엔트리 중 가장 길게 프리픽스가 일치하는 엔트리를 고르는 방식이다. 제안된 방식의 성능을 평가하기 위하여 MAE-WEST 라우터 예로 시뮬레이션을 수행하였다. 37000여 개의 라우팅 엔트리를 갖는 테이블 저장을 위해 약 300Kbyte의 메모리를 사용하였을 때, 패킷 당 1.93번의 메모리 접근 횟수를 갖는다.

• IEIE Transactions on Smart Processing and Computing
• /
• 제5권5호
• /
• pp.331-336
• /
• 2016

Multi-bit tries have been proposed to improve the search performance of a binary trie by providing flexibility in stride values, which identify the number of bits examined at a time. However, constructing a variable-stride multi-bit trie is challenging since it is not easy to determine a proper stride value that satisfies the required performance at each node. The aim of this paper is to identify several desired characteristics of a trie for IP address lookup problems, and to propose a multi-stride decision trie that has these characteristics. Simulation results using actual routing sets with about 30,000 to 220,000 prefixes show that the proposed multi-stride decision trie has the desired characteristics and achieves IP address lookup using 33% to 47% of the 2-bit trie in the average number of node accesses, while requiring a smaller amount of memory.

• 대한산업공학회지
• /
• 제27권4호
• /
• pp.406-412
• /
• 2001

IP address lookup is to determine the next hop destination of an incoming packet in the router. The address lookup is a major bottleneck in high performance router due to the increased routing table sizes, increased traffic, higher speed links, and the migration to 128 bits IPv6 addresses. IP lookup time is dependent on data structure of lookup table and search scheme. In this paper, we propose a new approach to build a lookup table that satisfies the memory constraint. The design of lookup table is formulated as an optimization problem. The objective is to minimize average depth from the root node for lookup. We assume that the frequencies with which prefixes are accessed are known and the data structure is level compressed trie with branching factor $\kappa$ at the root and binary at all other nodes. Thus, the problem is to determine the branching factor k at the root node such that the average depth is minimized. A heuristic procedure is proposed to solve the problem. Experimental results show that the lookup table based on the proposed heuristic has better average and the worst-case depth for lookup.

• 대한전자공학회논문지SD
• /
• 제40권5호
• /
• pp.345-353
• /
• 2003

네트워크 프로세서를 설계하거나, 라우터와 같은 장비를 구현할 때, 가장 성능을 좌우하는 부분이 IP lookup 동작이라 할 수 있다. 어드레스 체계가 간단해지면 IP lookup 동작이 단순화될 수 있어 성능이 좋아질 수 있지만, 네트워크 사용자의 증가로 인하여 효율적인 어드레스 관리가 필요하게 됨으로써 어드레스 체계는 복잡해질 수밖에 없는 상황이 되었다. 따라서 IPv4나 IPv6에서나 마찬가지로 어드레스 체계의 복잡성에 의해 IP lookup 동작이 어렵고 시간이 오래 걸리는 작업이 되는 것은 받아들일 수밖에 없는 현실이 되었다 소프트웨어적으로나 하드웨어적으로 IP lookup 성능을 향상시킬 수 있는 방안들이 연구되어 왔지만, 아직까지 해결책이라고 단정지을 수 있을 만한 연구결과는 나오지 않고 있다. 소프트웨어적인 방법은 메모리 사용량을 줄일 수 있지만 IP lookup시 검색이 느리고, 하드웨어적인 방법은 빠르지만 하드웨어 오버헤드와 메모리 사용량이 크다는 문제가 있다 이에 이 논문은 지금까지의 IP lookup 동작을 향상시키기 위한 연구들을 정리해 보고, 이들의 장단점을 파악하도록 한다. 또한, 대표적인 소프트웨어와 하드웨어 구조를 혼합하고, 병렬적으로 구성하여 성능을 높일 수 있는 새로운 혼합 구조를 제안한다. 성능 평가 결과는 제안된 구조가 lookup 속도를 향상시키면서도, 메모리 사용량도 줄일 수 있다는 것을 보여준다.

• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제13권4호
• /
• pp.1922-1940
• /
• 2019

IP address lookup is a function to determine nexthop for a given destination IP address. It takes an important role in modern routers because of its computation time and increasing Internet traffic. TCAM-based IP lookup approaches can exploit the capability of parallel searching but have a limitation of its size due to latency, power consumption, updatability, and cost. On the other hand, multibit trie-based approaches use SRAM which has relatively low power consumption and cost. They reduce the number of memory accesses required for each lookup, but it still needs several accesses. Moreover, the memory efficiency and updatability are proportional to the number of memory accesses. In this paper, we propose a novel architecture using an Indexed Multibit Trie (IMT) which is based on combined TCAM and SRAM. In the proposed architecture, each lookup takes at most two memory accesses. We present how the IMT is constructed so as to be memory-efficient and fast updatable. Experiment results with real-world forwarding tables show that our scheme achieves good memory efficiency as well as fast updatability.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 추계종합학술대회 논문집(1)
• /
• pp.213-216
• /
• 2000

In this paper, we propose a new scheme which improves the IP address lookup time. The new scheme is composed of two core technologies, named the prefix alignment and the prefix distance ordering. Now, as the Internet is being used commonly by improving the data transmission capacity, the need for enlarging the bandwidth of the Internet is on the rise. IP address lookup performance problem is an important obstacle in the router executing high speed packet forwarding. This results from the fact that the prefixes routing table is composed of and the traffic being processed in unit time are largely on the increase. The proposed lookup scheme is divided into two parts in technology, the one is the algorithm forming a routing database(routing table), the other is the lookup procedure in the actual packet processing.