A Parallel Multiple Hashing Architecture for IP Address Lookup

Address lookup is one of the most essential functions of the Internet routers and a very important feature in evaluating router performance. Due to the facts that the Internet traffic keeps growing and the number of routing table entries is continuously growing, efficient address-lookup mechanism is indispensable. In recent years, various fast address-lookup schemes have been proposed, but most of those schemes are not practical in terms of the memory size required for routing table and the complexity required in table update In this paper, we have proposed a parallel IP address lookup architecture based on multiple hashing. The proposed scheme has advantages in required memory size, the number of memory accesses, and table update. We have evaluated the performance of the proposed scheme through simulation using data from MAE-WEST router. The simulation result shows that the proposed scheme requires a single memory access for the address lookup of each route when 203kbytes of memory and a few-hundred-entry TCAM are used.

복수의 해쉬 함수를 이용한 병렬 IP 어드레스 검색 구조

IP 주소 검색은 인터넷 라우터의 필수적인 기능 중에 하나인 동시에 인터넷 라우터의 전체 성능을 결정하는 중요한 요소이다. 현재 인터넷 라우터에 연결된 네트워크 종류의 증가로 라우팅 테이블 엔트리 수가 급격히 증가하고 있으며, 인터넷 트래픽 역시 빠르게 증가하고 있어 효율적인 라우팅 테이블의 검색이 요구된다. 그 동안 빠른 주소 검색을 위해 다양한 알고리즘들과 검색 방식들이 제안되었지만 대부분 메모리 사이즈나 업데이트 등의 실용적인 측면에 대한 고려가 부족하였다. 본 논문에서는 IP 주소 검색을 위한 실용적인 하드웨어 구조를 제안한다. 제안된 구조는 multiple hashing을 적용한 병렬 IP 주소 검색 구조로, 메모리 사이즈나 메모리 검색 횟수, 업데이트에 있어서 장점을 가진다. 본 논문에서는 제안한 하드웨어 구조의 성능을 평가하기 위하여 MAE-WEST 라우터를 통과한 실제 데이터를 사용하여 시뮬레이션을 수행하고, 이를 통해 203kbytes의 메모리와 200여개의 엔트리를 저장할 수 있는 TCAM을 사용하여 한번의 메모리 접근으로 주소 검색이 가능함을 보였다.