• 한국컴퓨터정보학회논문지
• /
• 제24권7호
• /
• pp.1-8
• /
• 2019

Recently, an SSD with hybrid buffer memories is actively researching to reduce the overall latency in server computing systems. However, existing hybrid buffer policies caused many swapping operations in pages because it did not consider the overall latency such as read/write operations of flash chips in the SSD. This paper proposes the clock with hybrid buffer memories (CLOCK-HBM) for a new hybrid buffer policy in the SSD with server computing systems. The CLOCK-HBM constructs new policies based on unique characteristics in both DRAM buffer and NVMs buffer for reducing the number of swapping operations in the SSD. In experimental results, the CLOCK-HBM reduced the number of swapping operations in the SSD by 43.5% on average, compared with LRU, CLOCK, and CLOCK-DNV.

• 한국멀티미디어학회논문지
• /
• 제5권1호
• /
• pp.47-56
• /
• 2002

멀티미디어 저장 시스템을 위한 기존의 버퍼 캐시 기법들은 멀티미디어 파일의 순차적 접근만을 고려하고 반복 참조는 고려하지 않고 있다. 그러나, 외국어 영상 학습의 경우 사용자가 어떤 장면을 반복 구간으로 설정하면 자동으로 수회 반복 상영하는 기능이 있을 수 있다. 본 논문에서는 순차 참조와 반복 참조가 혼재하는 멀티미디어 저장 시스템을 위한 새로운 버퍼 교체 기법인 HBM(Hybrid Buffer Management)을 제안한다. 제안한 기법은 응용 수준에서 파일의 참조 유형을 파일 시스템에게 알려주고 HBM이 각 파일에 적절한 버퍼교체 정책을 적용한다. 실험 결과, HBM은 DISTANCE나 LRU와 같은 이전 버퍼 교체 기법보다 캐시 적중률을 높일 수 있음을 알 수 있었다.

• 한국통신학회논문지
• /
• 제34권8B호
• /
• pp.812-821
• /
• 2009

본 논문은 다양한 멀티미디어 어플리케이션을 수행하는 hybrid NoC 시스템을 위한 새로운 동적 재구성 가능한 스위치를 제안한다. 기존의 고정된 스위치와 job 분배 알고리듬을 사용하는 hybrid NoC 구조는 효과적인 동작을 위하여 해당 NoC 시스템에서 수행될 어플리케이션을 정확히 예측해야 한다. 본 논문은 NoC 시스템에서 수행되는 다양한 멀티미디어 어플리케이션에 대하여 버퍼 오버플로우를 최소화할 수 있는 재구성 가능한 스위치 구조를 제안한다. 제안된 시스템의 검증을 위하여 임베디드 시스템에서 사용되는 다양한 멀티미디어 어플리케이션 중 MPEG4 동영상 재생, MP3재생, GPS 위치 계산, OFDM 복조를 대상으로 실험하였다. 버퍼 오버플로우는 단일구조의 서브 클러스터로 mesh 토폴로지와 star 토폴로지를 갖는 NoC와 비교하여 각각 평균 41.8%와 29.0%의 감소를 보인다. 전력 소모에서는 고정된 스위치를 사용한 hybrid NoC 구조와 비교하여 평균 2.3%의 증가를 보인다. 면적에서는 서브 클러스터의 구조에 따라 -0.6% ${\sim}$ 5.7% 의 증가를 보인다.

• 대한임베디드공학회논문지
• /
• 제13권3호
• /
• pp.151-160
• /
• 2018

NAND flash memories have the advantages of fast access speed, high density and low power consumption, thus they have increasing demand in embedded system and mobile environment. Despite the low power and fast speed gains of NAND flash memory, DRAM disk buffers were used because of the performance load and limited durability of NAND flash cell. However, DRAM disk buffers are not suitable for limited energy environments due to their high static energy consumption. In this paper, we propose WAP-LRU (Write pattern Analysis based Placement by LRU) hybrid disk buffer management policy. Our policy designates the buffer location in the hybrid memory by analyzing write pattern of the workloads to check the continuity of the page operations. In our simulation, WAP-LRU increased the lifetime of NAND flash memory by reducing the number of garbage collections by 63.1% on average. In addition, energy consumption is reduced by an average of 53.4% compared to DRAM disk buffers.

• 대한임베디드공학회논문지
• /
• 제11권4호
• /
• pp.209-218
• /
• 2016

This paper proposes a new lifetime aware buffer mapping method of a synchronous dataflow (SDF) graph on a hybrid memory system with DRAM and PRAM. Since the number of write operations on PRAM is limited, the number of written samples on PRAM is minimized to maximize the lifetime of PRAM. We improve the utilization of DRAM by mapping more buffers on DRAM through buffer sharing. The problem is formulated formally and solved by an optimal approach of an answer set programming. In experiment, the buffer mapping method with buffer sharing improves the PRAM lifetime by 63%.

• 반도체디스플레이기술학회지
• /
• 제20권3호
• /
• pp.57-64
• /
• 2021

The domestic semiconductor industry can produce various products that will satisfy customer needs by diversifying assembly parts and increasing compatibility between them. It is necessary to improve the production line as a method to reduce the work-in-process inventory (WIP) in the assembly line, the idle time of the worker, and the idle time of the process. The improvement of the production line is to balance the capabilities of each process as a whole, and to determine the timing of product input or the order of the work process so that the time required between each process is balanced. The purpose of this study is to find the optimal WIP and buffer size through SA (Simulated Annealing) that minimizes lead time while matching the number of two parts in a parallel assembly line with bottleneck process. The WIP level and buffer size obtained by the SA algorithm were applied to the CONWIP and DBR systems, which are the existing production systems, and the simulation was performed by applying them to the new hybrid production system. Here, the Hybrid method is a combination of CONWIP and DBR methods, and it is a production system created by setting new rules. As a result of the Simulation, the result values were derived based on three criteria: lead time, production volume, and work-in-process inventory. Finally, the effect of the hybrid production method was verified through comparative analysis of the result values.

• 정보과학회 논문지
• /
• 제42권11호
• /
• pp.1314-1321
• /
• 2015

모바일 디바이스는 데스크톱이나 서버 등 일반 컴퓨터 시스템과 마찬가지로 주기억장치와 스토리지와의 성능 차이를 완화시키기 위해 버퍼 캐시를 사용한다. 그러나 DRAM 은 저장된 데이터를 유지하기 위해 주기적인 refresh 연산을 수행함으로써 제한된 크기의 배터리 소모를 가속화하는 문제점을 가지고 있다. 본 논문에서는 모바일 디바이스 환경에서 배터리의 수명을 연장하기 위해 DRAM과 비휘발성 메모리인 PCM으로 구성된 하이브리드 메인 메모리 구조기반의 버퍼캐시 정책을 소개한다. 또한, PCM의 성능 및 내구성 특성을 최적화시키기 위해 프로세스 상태 기반의 새로운 버퍼 캐시 정책을 제안한다. 제안 기법은 포그라운드 및 백그라운드 애플리케이션이 사용하는 페이지를 서로 다른 방법으로 배치함으로써 소량의 DRAM으로도 포그라운드 애플리케이션의 빠른 응답성을 보장한다. 실험 결과, 제안 기법은 포그라운드 애플리케이션의 총 수행시간을 평균 58% 감소시켰으며 전력 소비량도 평균 23% 감소시키는 것을 확인하였다.

• 반도체디스플레이기술학회지
• /
• 제19권3호
• /
• pp.61-67
• /
• 2020

This paper is to propose a hybrid memory adaptor using next-generation nonvolatile memory devices such as phase-change memory to improve the performance limitations of OpenStack-based object storage systems. The proposed system aims to improve the performance of the account and container servers for object metadata management. For this, the proposed system consists of locality-based dynamic page buffer, write buffer, and nonvolatile memory modules. Experimental results show that the proposed system improves the hit rate by 5.5% compared to the conventional system.

• 한국정보과학회논문지:시스템및이론
• /
• 제27권3호
• /
• pp.287-299
• /
• 2000

본 논문에서는 양방향 토러스 네트워크와 웜홀 라우팅을 사용하는 다중컴퓨터에 대해 멀티캐스트 통신방법을 트리방식, 경로방식, 그리고 두 방식을 조합한 하이브리드방식으로 분류하였다. 경로방식으로는 동적분할 멀티캐스트 라우팅 알고리즘을 제안하였으며, 하이브리드방식으로는 라우팅의 첫 단계로 트리방식을 사용하고 두 번째 단계로는 경로방식을 사용하는 멀티캐스트 라우팅 알고리즘을 제안하여 성능을 분석하였다. 세가지 멀티캐스트 라우팅 알고리즘간의 성능은 메세지 길이에 따른 평균 지연시간을 사용하여 비교하였다. 그리고 웜홀 라우팅에서 플릿 버퍼 크기의 변화에 따른 성능을 가상 컷-스루와 비교 하였으며, 경로방식의 알고리즘을 사용하여 버퍼 크기의 변화에 따른 지연시간을 기준으로 두 스위칭 방식의 성능관계를 분석하였다.

• 산업경영시스템학회지
• /
• 제29권4호
• /
• pp.100-106
• /
• 2006

We analyze a voice/data integrated traffic model of the cellular mobile communication system with hybrid guard channels for voice and handoff calls. In a multi-service integrated wireless environment, quality of service guarantee is crucial for smooth transportation of real time information. Real time voice traffic requires a guaranteed upper bounded on both delay and packet error rate, whereas data traffic does not. Voice traffic has high transmission priority over data packets. Thus one of the important problems is the design of admission control schemes which can efficiently accommodate the differential quality of service requirements. In this paper, a hybrid guard channel scheme is considered in which arriving calls are assigned channels as long as the number of busy channels in the cell is below a predetermined first threshold. When the number of busy channels reaches the first threshold, new originating data calls are queued in the infinite data buffer. Then reaches second threshold, only handoff calls are assigned the remaining channels and new originating voice calls are blocked. We evaluate the system by a two-dimensional Markov chain approach and generating function method and obtain performance measures included blocking probability and forced termination probability.