• 제목/요약/키워드: High-frequency converters

검색결과 226건 처리시간 0.028초

고정밀 위성항법 수신기용 RF 수신단 설계 (Design of RF Front-end for High Precision GNSS Receiver)

  • 장동필;염인복;이상욱
    • 한국위성정보통신학회논문지
    • /
    • 제2권2호
    • /
    • pp.64-68
    • /
    • 2007
  • 본 논문에서는 기존의 GPS 항법 신호와 유럽에서 새롭게 추진되고 있는 갈릴레오 위성 항법 신호를 동시에 수신할 수 있는 광대역 고정밀 위성 항법 수신기의 RF 수신단 장치 설계 및 제작 결과에 대하여 기술하고 있다. 고정밀 광대역 위성 항법 수신기는 L - 대역 안테나, 항법 신호별 RF/IF 변환부, 그리고 고성능 기저대역 신호 처리부로 구성되어진다. L - 대역 안테나는 $1.1GHz{\sim}1.6\;GHz$를 수신할 수 있어야 하며, 항법 위성이 지평선 가까이에 있을 경우의 항법 신호를 수신할 수 있어야 한다. 갈릴레오 위성 항법 신호는 L1, E5, E6의 서로 다른 대역의 신호를 가지고 있으며, 신호 대역폭이 20MHz 이상으로 기존의 GPS위성 항법 신호보다 광대역이며, 따라서 수신기의 IF 주파수가 높아지며, 수신기의 처리 속도도 빨라져야 한다. 본 연구에서 개발한 수신기의 RF/IF 변환부는 단일 하향 변환기 구조의 디지털 IF 기술로 설계되었으며, IF 주파수는 위성 항법 신호의 최대 대역폭과 표본화 주파수 등을 고려하여 140MHz로 설정하였으며, 표본화 주파수는 112MHz로 설정하였다. RF/IF 변환부의 최종 출력은 디지털 IF 신호로서, IF 신호를 AD 변환기로 처리하여 얻게 된다. 본 연구에서 설계된 위성 항법용 고정밀 수신기 RF 수신단은 - 130 dBm의 입력 신호에 대하여 40dB Hz 이상의 C/N0 특성을 가지며, 40dB 이상의 동적 범위를 갖도록 자동 이득조절 장치가 포함되어 있다.

  • PDF

PAPR 저감기법을 적용한 DMB 시스템의 성능분석 (Performance Analysis on DMB System with PAPR Reduction Techniques)

  • 정영호;함영권;김환우
    • 방송공학회논문지
    • /
    • 제8권3호
    • /
    • pp.238-249
    • /
    • 2003
  • 국내 지상파 디지털멀티미디어방송(DMB)의 전송규격으로 OFDM 기반의 Eureka 147 DAB 시스템이 채택되었다 OFDM은 단일반송파 변조에 비해 많은 장점을 가지고 있으나, 높은 PAPR(Peak-to-Average Power Ratio)로 인해 A/D 및 D/A 변환기의 복잡도의 증가 및 고출력 증폭기의 효율 감소의 원인이 된다. 이와 같은 OFDM의 높은 PAPR을 감소시키기 위해 clipping, peak windowing, companding, SLM(Selected Mapping), PTS(Partial Transmit Sequences) 등과 같은 다양한 기법들이 제안되었다. 본 논문에서는 SLM과 PTS의 효율적인 구현방법을 제안하고, 이를 적용한 DMB 시스템의 PAPR 감소 성능에 대한 평가를 수행하였다 모의실험 결과, 제안된 MSLM(Modified SLM)은 SLM과 동일한 성능을 유지하면서 $P^{(U)}$벡터수의 감소로 인해 계산량 및 하드웨어 복잡도가 경감되는 이점이 있는 것으로 나타났으며, MPTS(Modified PTS) 또한 동일한 조건 하에서 PTS보다 우수한 PAPR 감소 성능을 보였다.

Analysis and Implementation of a Half Bridge Class-DE Rectifier for Front-End ZVS Push-Pull Resonant Converters

  • Ekkaravarodome, Chainarin;Jirasereeamornkul, Kamon
    • Journal of Power Electronics
    • /
    • 제13권4호
    • /
    • pp.626-635
    • /
    • 2013
  • An analysis of the junction capacitance in resonant rectifiers which has a significant impact on the operating point of resonance circuits is studied in this paper, where the junction capacitance of the rectifier diode is to decrease the resonant current and output voltage in the circuit when compared with that in an ideal rectifier diode. This can be represented by a simplified series resonant equivalent circuit and a voltage transfer function versus the normalized operating frequency at varied values of the resonant capacitor. A low voltage to high voltage push-pull DC/DC resonant converter was used as a design example. The design procedure is based on the principle of the half bridge class-DE resonant rectifier, which ensures more accurate results. The proposed scheme provides a more systematic and feasible solution than the conventional resonant push-pull DC/DC converter analysis methodology. To increase circuit efficiency, the main switches and the rectifier diodes can be operated under the zero-voltage and zero-current switching conditions, respectively. In order to achieve this objective, the parameters of the DC/DC converter need to be designed properly. The details of the analysis and design of this DC/DC converter's components are described. A prototype was constructed with a 62-88 kHz variable switching frequency, a 12 $V_{DC}$ input voltage, a 380 $V_{DC}$ output voltage, and a rated output power of 150 W. The validity of this approach was confirmed by simulation and experimental results.

Stacked Interleaved 방식의 50MHz 스위칭 주파수의 벅 변환기 (Stacked Interleaved Buck DC-DC Converter With 50MHz Switching Frequency)

  • 김영재;남현석;안영국;노정진
    • 대한전자공학회논문지SD
    • /
    • 제46권6호
    • /
    • pp.16-24
    • /
    • 2009
  • 본 논문에서는 인덕터와 커패시터를 집적화한 DC-DC 벅 변환기를 설계하였다. 출력전압의 리플크기를 줄이기 위해 stacked interleaved 방식을 이용하였고 변환기의 제어부는 전압모드 방식의 제어방법을 사용하여 설계하였다. 설계한 DC-DC 벅 변환기는 표준 $0.5{\mu}m$ CMOS 공정으로 제작 중이며 전체면적은 $9mm^2$이다. 설계된 회로는 $3V{\sim}5V$의 입력전압에서 동작하며 LC 필터의 크기를 줄이기 위해 50MHz의 주파수로 동작하였다. 최대 250mA의 부하전류 구동이 가능하며 최대 71%의 전력변환 효율을 가졌다.

연속 주조기의 주형 진동 진단 시스템의 개발 (Development of Diagnosis System of Mold Oscillation in a Continuous Slab Casting Machine)

  • 최재찬;이성진;조강형;전형일
    • 한국정밀공학회지
    • /
    • 제13권5호
    • /
    • pp.84-94
    • /
    • 1996
  • In order to prevent shell sticking by providing sufficient lubrication between the strand and the mold, the mold oscillation has been used. Now it is well known that the shape of the oscillation curve has a decisive effect on the surface quality of the cast product. Besides, oscillation parameters such as stroke and frequency are also very important. In order to guarantee that parameters which have been found to be optimal for a certain grade of steel do not change with time, periodical checks of the physical condition of the whole equipment are necessary. The portable mold oscillation analyzer with integrated computer, developed by POSCO, records the movement of the mold in every spatial direction. The system uses the gap sensors to measure the mold movement (displacement ) in the two horizontal directions according to the mold narrow and broad faces and the vertical strokes in the four corners of mold. The gap sensor is a non-contacting minute displacement measuring device using the principle of high frequency eddy current loss. The mold oscillation diagnosis system integrates the gap sensors, their converters and the industrial portable computer with plug-in data acquisition boards. The all programs, such as the fast Fourier transformation module (amplitude and phase spectrums) and harmonic analysis module, was coded by LabVIEW$^{TM}$ software as the graphical language. In an own 'expert module' which is included in the diagnosis program, one can obtain much information about the mold oscillation equipment.

  • PDF

A Survey on RF Energy Harvesting System with High Efficiency RF-DC Converters

  • Khan, Danial;Basim, Muhammad;Ali, Imran;Pu, YoungGun;Hwang, Keum Cheol;Yang, Youngoo;Kim, Dong In;Lee, Kang-Yoon
    • Journal of Semiconductor Engineering
    • /
    • 제1권1호
    • /
    • pp.13-30
    • /
    • 2020
  • Radio frequency (RF) energy harvesting technology have become a reliable and promising alternative to extend the lifetime of power-constrained wireless networks by eliminating the need for batteries. This emerging technology enables the low-power wireless devices to be self-sustaining and eco-friendly by scavenging RF energy from ambient environment or dedicated energy sources. These attributes make RF energy harvesting technology feasible and attractive to an extended range of applications. However, despite being the most reliable energy harvesting technology, there are several challenges (especially power conversion efficiency, output DC voltage and sensitivity) poised for the implementation of RF energy harvesting systems. In this article, a detailed literature on RF energy harvesting technology has been surveyed to provide guidance for RF energy harvesters design. Since signal strength of the received RF power is limited and weak, high efficiency state-of-the-art RF energy harvesters are required to design for providing sufficient DC supply voltage to wireless networks. Therefore, various designs and their trade-offs with comprehensive analysis for RF energy harvesters have been discussed. This paper can serve as a good reference for the researchers to catch new research topics in the field of RF energy harvesting.

DSP를 이용한 단상 PFC의 설계 (The Design of Single Phase PFC using a DSP)

  • 양오
    • 전자공학회논문지SC
    • /
    • 제44권6호
    • /
    • pp.57-65
    • /
    • 2007
  • 본 논문에서는 DSP(TMS320F2812)를 사용하여 단상 역률개선을 디지털로 설계하였다. 이러한 승압형 역률개선 컨버터를 디지털로 구현하기 위하여 DSP는 컨버터의 입력전압과 인덕터전류, 컨버터의 출력전압이 필요하며 이를 DSP 내부에 있는 12비트 A/D변환기로 구현하였다. 승압을 위한 스위칭소자인 FET가 ON/OFF 될 때 심한 고주파 노이즈와 스위칭 리플이 발생한다. DSP에 의해 구현시 어느 시점에서 A/D 변환을 시작할지 결정하는 것은 대단히 중요하며 스위칭 노이즈가 발생하지 않는 곳에서 A/D 변환을 할 필요가 있다. PWM의 시비율(duty ratio)은 약 5 %에서 95 %까지 가변적이기 때문에 A/D 변환의 고정된 시작점을 찾을 수는 없다. 따라서 본 논문에서는 25 us 마다 PWM의 ON/OFF 폭을 미리 예측한 후 타이머를 이용하여 A/D 변환을 하도록 하였다. 실험 결과들로부터 광범위한 입력전압에 대하여 약 0.99의 역률과 80 Vdc 출력 전압에 대한 리플이 약 5 Vpp임을 확인하였다. 또한 윈도우즈 Xp 환경 하에서 수행되는 응용프로그램을 작성하여 원격에서 단상 PFC 컨버터의 각종 파라미터들과 전압 및 전류 제어기의 이득들을 모니터링하며 원격제어가 가능함을 보여 상용화의 가능성과 유용성을 제시하였다.

자기공명영상 시스템의 양자화잡음 분석 (Analysis of Quantization Noise in Magnetic Resonance Imaging Systems)

  • 안창범
    • Investigative Magnetic Resonance Imaging
    • /
    • 제8권1호
    • /
    • pp.42-49
    • /
    • 2004
  • 목적 : 자기공명영상시스템에서 양자화잡음을 분석하였다. 신호대양자화잡음비를 이론적으로 유도하였고 다양한 자기공명영상시스템에서 신호대양자화잡음비를 계산하였다. 이러한 계산으로부터 고자장영상시스템에서는 양자화잡음이 전체시스템의 신호대잡음비를 결정짓는 주된 잡음원이 될 수 있음을 보였다. 하드웨어의 교체없이 양자화잡음을 줄일 수 있는 방법들을 제시하였다. 대상 및 방법 : 자기공명영상에서 사용되는 Fourier 영상기법에서는 위상 및 주파수 인코딩 방법으로 자기공명신호를 공간주파수 형태의 신호로 변환하여 측정하게 된다. 따라서 공간주파수 영역에서 발생하는 양자화잡음을 재구성된 영상에서의 신호대양자화잡음비로 나타내었다. 컴퓨터 시뮬레이션 및 실험을 통하여 유도된 식의 타당성을 보였다. 결과 : 유도된 식을 이용하여 다양한 주 자장 및 수신 시스템에 대하여 신호대양자잡음비를 계산하였다. 양자화잡음은 신호의 크기에 비례하여 증가하므로 상대적으로 신호가 큰 고자장 시스템에서 보다 큰 문제점으로 부각될 수 있다. 많은 수신 시스템에서 채택하고 있는 16 bits/샘플 양자기로는 양자화 잡음이 고자장 시스템에서 기대되는 신호대잡음비의 향상을 제한할 수 있는 주된 잡음원이 될 수 있음을 보였다. 결론 : fMRI나 spectroscopy를 위하여 자기공명영상의 주 자장은 지속적으로 높아지고 있다. 고자장에서는 신호가 커지고, susceptibility와 스펙트럼의 분리가 커져서 fMRI 나 spectroscopy에 유리한 면이 많다. 양자화잡음은 신호의 크기에 비례하여 증가하기 때문에 만약 양자기의 변환 비트가 충분히 크지 않을 경우 양자화잡음이 커져 신호의 증가에 비례하는 신호대잡음비의 향상을 이룰 수 없다. 이 논문에서는 신호대양자화잡음비를 이론적으로 유도하고, 다양한 자장의 세기 및 수신 시스템에 대하여 신호대양자화잡음비를 계산함으로써 고자장에서, 특히 상대적으로 신호가 큰 3차원영상에서 , 양자화잡음이 전체 시스템의 신호대잡음비를 제한할 수 있는 주된 잡음원이 될 수 있음을 보였다. 근원적인 해결책은 아닐 수 있으나 oversampling과 에코의 센터를 비껴가는 샘플링으로 하드웨어의 향상없이 양자화잡음을 줄일 수 있는 방법을 제시하였다.

  • PDF

Fuzzy Logic PID controller based on FPGA

  • Tipsuwanporn, V.;Runghimmawan, T.;Krongratana, V.;Suesut, T.;Jitnaknan, P.
    • 제어로봇시스템학회:학술대회논문집
    • /
    • 제어로봇시스템학회 2003년도 ICCAS
    • /
    • pp.1066-1070
    • /
    • 2003
  • Recently technologies have created new principle and theory but the PID control system remains its popularity as the PID controller contains simple structure, including maintenance and parameter adjustment being so simple. Thus, this paper proposes auto tune PID by fuzzy logic controller based on FPGA which to achieve real time and small size circuit board. The digital PID controller design to consist of analog to digital converter which use chip TDA8763AM/3 (10 bit high-speed low power ADC), digital to analog converter which use two chip DAC08 (8 bit digital to analog converters) and fuzzy logic tune digital PID processor embedded on chip FPGA XC2S50-5tq-144. The digital PID processor was designed by fundamental PID equation which architectures including multiplier, adder, subtracter and some other logic gate. The fuzzy logic tune digital PID was designed by look up table (LUT) method which data storage into ROM refer from trial and error process. The digital PID processor verified behavior by the application program ModelSimXE. The result of simulation when input is units step and vary controller gain ($K_p$, $K_i$ and $K_d$) are similarity with theory of PID and maximum execution time is 150 ns/action at frequency are 30 MHz. The fuzzy logic tune digital PID controller based on FPGA was verified by control model of level control system which can control level into model are correctly and rapidly. Finally, this design use small size circuit board and very faster than computer and microcontroller.

  • PDF

박막 인덕터를 이용한 영전압 스위칭 Clamp Voltage Buck 컨버터에 관한 연구 (A ZVS-CV Buck Converter using Thin-Film Inductor)

  • 김영재;김희준;오원석
    • 전자공학회논문지SC
    • /
    • 제37권1호
    • /
    • pp.56-63
    • /
    • 2000
  • Buck 컨버터는 간단한 회로구조와 뛰어난 안정성으로 인하여 DC-DC 컨버터 중에서 가장 많이 이용되는 Topology이다. 그러나 박막 인버터를 기존의 buck 컨버터에 이용하는 경우 박막 인덕터의 인덕턴스가 기본적으로 작은 값이 되므로 최적의 리플전압을 얻기 위해서는 필요이상으로 주파수를 높일 필요가 있으며 이 경우 스위칭손실에 의한 컨버터의 효율저하를 초래하게 된다. 본 논문에서는 이러한 문제점을 해결하기 위하여 박막 인버터의 낮은 인덕턴스 값을 이용하여 스위치에 있어서 영전압 스위칭동작을 구현함으로써 컨버터의 효율을 상승시킬 수 있는 1W급 ZVS-CV Buck 컨버터를 제안하였으며, 실험과 손실해석을 통하여 박막 인덕터를 이용한 ZVS-CV Buck 컨버터의 정상동작을 확인하였고 기존의 Buck 컨버터 보다 효율이 약 4% 향상됨을 입증하였다.

  • PDF