• 한국통신학회논문지
• /
• 제42권2호
• /
• pp.460-470
• /
• 2017

본 논문은 intelligent SSD (iSSD)를 통해 빅 데이터 마이닝을 효과적으로 처리하기 위한 방안에 대해서 소개한다. iSSD는 데이터 전송 비용을 줄이고 데이터가 저장된 장소와 가장 가까운 곳에서 데이터를 처리하기 위해, SSD 내부에 데이터 처리 능력을 부여한 장치이다. 본 논문에서는 먼저, iSSD의 등장 배경 및 효율적인 데이터 처리를 위한 iSSD 구조에 대해 소개한다. 더 나아가, iSSD를 이용하여 데이터 마이닝 알고리즘들을 빠르게 수행하는 방안을 소개한다. 끝으로, iSSD 뿐만 아니라 호스트 CPU, GPU 등 이질 (heterogeneous) 컴퓨팅 자원을 함께 활용하여 데이터 마이닝 알고리즘의 성능을 크게 향상시키는 협업 방안을 소개한다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제4권3호
• /
• pp.196-203
• /
• 2004

A three-dimensional (3D) IC technology platform is presented for high-performance, low-cost heterogeneous integration of silicon ICs. The platform uses dielectric adhesive bonding of fully-processed wafer-to-wafer aligned ICs, followed by a three-step thinning process and copper damascene patterning to form inter-wafer interconnects. Daisy-chain inter-wafer via test structures and compatibility of the process steps with 130 nm CMOS sal devices and circuits indicate the viability of the process flow. Such 3D integration with through-die vias enables high functionality in intelligent wireless terminals, as vertical integration of processor, large memory, image sensors and RF/microwave transceivers can be achieved with silicon-based ICs (Si CMOS and/or SiGe BiCMOS). Two examples of such capability are highlighted: memory-intensive Si CMOS digital processors with large L2 caches and SiGe BiCMOS pipelined A/D converters. A comparison of wafer-level 3D integration 'lith system-on-a-chip (SoC) and system-in-a-package (SiP) implementations is presented.

• 한국차세대컴퓨팅학회논문지
• /
• 제15권2호
• /
• pp.39-49
• /
• 2019

컴퓨팅 성능을 향상시키기 위해 다양한 구조적 설계 기법들이 제안되고 있는데 그중에서도 CPU-GPU 융합형 이종 멀티코어 프로세서가 많은 관심을 받고 있다. CPU-GPU 융합형 이종 멀티코어 프로세서는 단일 칩에 CPU와 GPU를 집적하기 때문에 일반적으로 CPU와 GPU가 Last Level Cache(LLC)를 공유하게 된다. LLC 공유는 CPU와 GPU 코어 사이에 심각한 캐쉬 경합이 발생하는 경우 각각의 코어 활용도가 저하되는 문제를 가지고 있다. 본 논문에서는 CPU와 GPU 사이의 캐쉬 경합 문제를 해결하기 위해 단일 LLC를 CPU와 GPU 각각의 공간으로 분할하고, 분할된 공간의 크기 변화가 전체 시스템 성능에 미치는 영향을 분석하고자 한다. 모의실험 결과에 따르면, CPU는 사용하는 LLC 크기가 커질수록 성능이 최대 21%까지 향상되지만 GPU는 사용하는 LLC 크기가 커져도 큰 성능변화를 보이지 않는다. 즉, GPU는 LLC 크기가 감소하더라도 CPU에 비하여 성능이 적게 하락함을 알 수 있다. GPU에서의 LLC 크기 감소에 의한 성능하락이 CPU에서의 LLC 크기 증가에 따른 성능향상보다 훨씬 작기 때문에 실험결과를 기반으로 각각의 코어에 LLC를 분할하여 할당한다면 전체적인 이종 멀티코어 프로세서의 성능을 향상시킬 수 있을 것으로 기대된다. 또한, 이러한 분석을 통해 향후 각 코어의 성능을 최대한 높일 수 있는 메모리 관리기법을 개발한다면 이종 멀티코어 프로세서의 성능을 크게 향상시킬 수 있을 것이다.

• 인터넷정보학회논문지
• /
• 제10권4호
• /
• pp.199-211
• /
• 2009

최근 무선네트워크 기술은 이동 응용프로그램을 위해 이종통신망 연결패스 상에서 병렬로 스트라이핑 데이터 기술을 이용해 고속 데이터를 전달을 가능케 한다 [2]. 전통적으로 대역폭지연프로덕트(BDP) 기반에서 고속전송은 송신자 측에서 다중 TCP 소켓의 튜닝을 요구한다. 더욱이, 메모리와 네트워크 요구의 균형을 유지하는 ATBT같은 기술은 유선기반의 단일 소켓상에서 하나의 플로우만 가정하여 설계되었다. 그러므로 본 논문은 여러 무선 패스를 경유하는 이종 무선네트워크 상에서 고속전송을 가능케하는 스트라이핑 전송기술에 적합한 버퍼튜닝 기술을 제안한다. 제안 기술은 이동성, 링크손실, 대역폭변동성 등의 특징을 지닌 무선 멀티홈 모바일 호스트상에서 작동하는 전송계층에서의 자원관리기술이다. 실험을 통하여 유선기반의 ATBT를 본 환경에 적용한 것보다 메모리, 평균 전송량에 있어 제안 기술의 성능이 우수하다.

• 정보과학회 논문지
• /
• 제44권9호
• /
• pp.878-886
• /
• 2017

본 논문에서는 고성능컴퓨팅 분야에서 주로 활용되는 MPI 응용들을 인텔의 차세대 매니코어 프로세서인 Knights Landing(KNL)에서 실행할 때 발생할 수 있는 성능 병목 현상 및 이를 해결하기 위한 효율적인 자원 할당 방법에 대해서 논의하고자 한다. KNL은 기존의 가속기 형태의 매니코어 프로세서 형태뿐만 아니라 자체적으로 부팅이 가능한 형태의 호스트 프로세서로 구성되어 있으며, 기존의 DDR4 기반의 메모리와 함께 향상된 대역폭을 가진 새로운 형태의 온-패키지 메모리를 장착해서 출시되었다. 이러한 새로운 매니코어 프로세서 아키텍처에 최적화된 자원 할당 방법을 연구함으로써 다중 MPI 응용 실행 성능의 향상과 전체적인 시스템 활용률을 높일 수 있음을 실험적으로 검증하였다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제15권12호
• /
• pp.913-917
• /
• 2009

낸드 플래시 메모리는 하드디스크와 달리 읽기 입출력과 쓰기 입출력이 소모하는 시간 및 전력량이 다르며 그 비율은 SLC, MLC, SSD 등 다양한 형태에 따라 상이하다. 특히 최근에는 내장 메모리 장치와 함께 외장 메모리 카드 또는 USB 메모리를 동시에 사용하는 경우도 증가하고 있어서, 버퍼 캐시 교체 알고리즘을 설계하는 데 있어서 페이지의 재참조 확률뿐 만 아니라 접근 장치와 참조 종류에 따른 입출력 비용을 함께 고려해야 한다. 본 논문은 페이지의 참조 빈도(frequency), 최근성(recency) 정보와 함께 인기와 쓰기의 입출력 비용을 직접적으로 고려하는 WWCLOCK (Write-Weighted CLOCK) 알고리즘을 제안한다. WWCLOCK은 입출력 비용이 다른 다양한 2차 저장 장치에 대해 적용 가능하며, CLOCK에 가까운 낮은 시간 및 공간 복잡도를 갖고 있다. 트레이스 기반 시뮬레이션을 통해 제안된 알고리즘이 LRU 알고리즘에 비해 전체 입출력 실행 시간을 평균 36.2% 감소시킴을 보인다.

• 마이크로전자및패키징학회지
• /
• 제30권4호
• /
• pp.32-43
• /
• 2023

저항 변화 메모리 소자(RRAM)는 저항 변화 특성을 기반으로 빠른 동작 속도, 간단한 소자 구조 및 고집적 구조의 구현을 통해 많은 양의 데이터를 효율적으로 처리할 수 있는 차세대 메모리 소자로 주목받고 있다. RRAM의 작동원리 중 하나로 알려진 interface type의 저항 변화 특성은 forming process를 수반하지 않고 소자 크기를 조절하여 낮은 전류에서 구동이 가능하다는 장점을 갖는다. 그 중에서도 전이 금속 산화물 기반 RRAM 소자의 경우, 정확한 물질의 조성 조절 방법과 소자의 신뢰성 및 안정성과 같은 메모리 특성을 향상시키기 위해 다양한 연구가 진행 중에 있다. 본 논문에서는 이종 원소의 도핑, 다층 박막의 형성, 화학적 조성 조절 및 표면 처리 등의 방법을 이용하여 interface type 저항 변화 특성의 저하를 방지하고 소자 특성을 향상시키기 위한 다양한 방법을 소개하고자 한다. 이를 통해 향상된 저항 변화 특성을 기반으로 한 고효율 차세대 비휘발성 메모리 소자의 구현 가능성을 제시한다.

• 응용통계연구
• /
• 제30권3호
• /
• pp.323-334
• /
• 2017

실현변동성(RVs)이 지속적인 장기기억성과 상당히 큰 이상치의 존재로 인해 정상계열과 비정상계열의 경계에 위치한다는 것에 주목하였다. 실현변동성을 예측하기 위해 실현변동성 이상치 관측 유무에 따라 heterogeneous autoregressive (HAR) 모형과 integrated HAR (IHAR) 모형을 번갈아 사용하는 새로운 방법을 제안하였고, 이 방법을 IHAR-O-HAR라 칭하였다. 예측력 비교는 주요 지수인 S&P 500, Nasdaq과 Nikkei 225의 실현변동성 데이터를 이용하였으며 표본 외 예측력 비교에서 새로운 IHAR-O-HAR 방법은 RW 방법, HAR 방법이나 IHAR 방법의 예측력보다 우수함을 확인하였다.

• 응용통계연구
• /
• 제36권4호
• /
• pp.295-307
• /
• 2023

HAR 모형은 간단한 선형 모형으로 실현 변동성의 장기기억성을 비교적 잘 설명할 수 있어 널리 쓰이고 있다. 하지만, 실현 변동성은 조건부 이분산성, 레버리지 효과, 변동성 집중 등과 같은 복잡한 특징을 보이고 있기에 단순 HAR 모형을 확장할 필요가 있다. 따라서 본 연구는 조건부 이분산성을 설명하는 GARCH 모형에 임계값에 따라 계수가 달라지는 비선형 모형인 임계 HAR 모형(THAR-GARCH)을 제안하고 그 추정 방법 및 예측 성능에 대해서 살펴보고자 한다. 보다 구체적으로 오차항의 등분산 가정을 벗어났기 때문에 모형의 계수를 추정하기 위해서 반복적인 가중최소제곱추정법을 제안하고 모의실험을 통해 일치성을 보였다. 또한 전세계 21개의 주요 주가 지수의 실현 변동성에 대한 예측 오차를 비교함으로써 제안한 GARCH 오차를 가지는 임계 HAR 모형이 일반적으로 더 우수한 예측력을 보임을 확인하였다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제16권1호
• /
• pp.1-10
• /
• 2010

최근 낸드 플래시 메모리가 하드디스크 수준으로 읽기 성능이 향상되고, 전력소비가 훨씬 적음에 따라, 플래시메모리와 하드디스크를 같이 사용하는 하이브리드 하드디스크와 같은 이기종 저장장치들이 출시되고 있다. 하지만 낸드 플래시 메모리의 쓰기 및 삭제 속도가 기존 자기디스크의 쓰기 성능에 비해 매우 느릴 뿐 아니라, 사용자 층에서 쓰기 요청이 집중될 경우 CPU, 메인 메모리에 심각한 오버헤드를 발생시킨다. 본 논문에서는 비휘발성 캐시의 역할을 하는 낸드 플래시 메모리의 성능을 향상시키기 위해 읽기의 참조 빈도는 낮고, 쓰기의 갱신 빈도가 높은 데이터 블록들을 교체하는 LFU(Least Frequently Used)-Hot 기법을 제시하고, 교체 될 데이터 블록들을 재배치하여 자기디스크로 플러싱하는 기법을 제시한다. 실험 결과, 본 논문에서 제안하는 LFU-Hot 블록 교체 기법과 멀티존 기반의 데이터 블록 재배치기법 실행시간이 기존 LRU, LFU 블록 교체 기법들보다 입출력 성능 면에서 최대 38% 빠르고, 비휘발성 캐시의 수명을 약 40% 이상 향상 시킴을 증명하였다.