• 제목/요약/키워드: Hardware simulator

검색결과 365건 처리시간 0.029초

밀리미터파 탐색기 시험 평가를 위한 HILS 및 시험 장비 개발 (The Development of HILS and Test Equipment for Millimeter-Wave (Ka-Band) Seeker's Test and Evaluation)

  • 송성찬;나영진;윤태환
    • 한국전자파학회논문지
    • /
    • 제23권1호
    • /
    • pp.47-55
    • /
    • 2012
  • 본 논문에서는 고속의 단거리 탄도탄과 항공기 등의 표적을 탐지 추적할 수 있는 밀리미터파 탐색기의 종합성능 시험을 위해 개발한 HILS(Hardware-In-the-Loop Simulation)와 시험 장비를 설명한다. 이 시스템은 다양한 종류의 표적과 고속, 고기동 이동 표적의 궤적을 모사하기 위해 141개의 혼 안테나 배열, 배열 안테나 스위칭과 이득 및 위상 제어 알고리즘을 이용한다. 또한, 표적에 대한 속도, 거리뿐만 아니라, 클러터와 재밍 환경을 모사한다. 시스템 전체 구성과 표적 운동 모의기, 모의 신호 발생기, 고속 데이터 획득 장치, 통제 제어기 등과 같은 주요 구성품들의 구현과 측정 결과를 설명하였다. 이 통합 시스템은 동적 실시간 탐지/추적에 대한 밀리미터파 탐색기의 성능을 모의 비행 시나리오 기반으로 시험할 수 있다.

위성비행소프트웨어 통합검증환경의 설계 및 구축 (Design and Implementation of Integrated Verification Facility for Satellite Flight Software)

  • 신현규;이재승;최종욱;천이진
    • 항공우주기술
    • /
    • 제11권1호
    • /
    • pp.49-56
    • /
    • 2012
  • 위성의 기본적인 상태를 모니터링하며 자세 제어 및 위성 고유의 임무를 수행하는 위성비행소프트웨어는 운용 환경 및 그 특수성으로 인하여 매우 높은 수준의 신뢰성이 요구된다. 이를 위하여 개발 과정에서 다양한 활동이 이루어지게 된다. 실제 하드웨어 또는 하드웨어를 모사하는 시뮬레이터를 통해 위성비행소프트웨어를 동작시키고 지상 명령의 전송, Telemetry의 수신을 통한 검증의 경우, 매우 다양한 지원환경이 요구된다. 위성비행소프트웨어팀에서는 이러한 검증 활동을 보다 효과적으로 수행하고 이를 통해 소프트웨어의 신뢰성을 향상하고, 다양한 위성 개발에 공통으로 사용될 수 있는 위성 비행 소프트웨어 통합 검증 시스템을 구축하고 있다. 본 논문에서는 위성비행소프트웨어의 효과적인 검증을 위한 통합 검증 시스템의 설계 및 구축 방안에 대하여 소개한다.

미약신호 수신 알고리즘을 활용한 정지궤도위성 탑재용 소프트웨어 GPS 수신기 개발 (Development of Software GPS Receiver for GEO Satellites Using Weak Signal Receiver Algorithm)

  • 김종원;김강호;기창돈
    • 한국항행학회논문지
    • /
    • 제18권4호
    • /
    • pp.312-318
    • /
    • 2014
  • 본 연구의 대상인 정지궤도위성은 GPS위성 궤도보다 높은 고도에 위치하기 때문에 지상 사용자에 비하여 GPS 신호의 가시성과 신호 세기 면에서 큰 차이가 있다. 본 연구에서는 이러한 정지궤도위성환경에 탑재되는 GPS 수신기에서의 GPS 위성 신호 가시성을 분석하고, 미약신호 획득 및 추적 알고리즘인 CCMDB 알고리즘을 적용하여 정지궤도위성 탑재 GPS 수신기에서 활용 가능한 소프트웨어 GPS 수신기를 개발하였다. 개발된 소프트웨어 GPS 수신기의 검증을 위하여 상용 하드웨어 시뮬레이터로 정지궤도위성 탑재 GPS 수신기에서 수신되는 GPS 신호를 생성하였고 이를 처리하여 성능을 분석하였다. 항법해 계산 결과 평균 3축 위치 및 속도 오차는 각각 165.636 m와 0.5081 m/s로 계산되었다.

10Gbps 이더넷용 MAC 코어에 대한 연구 (A Study on MAC Core for 10Gbps Ethernet)

  • 손승일
    • 한국정보통신학회논문지
    • /
    • 제9권3호
    • /
    • pp.547-554
    • /
    • 2005
  • 최근 대부분의 전송기술이 이더넷으로 통일되는 경향에 힘입어, 예전에 비하여 이더넷은 대단한 주목을 받고 있다. 본 연구에서는 최적의 MAC 코어 설계에 대해 연구하였는데, 이는 상위 계층 인터페이스, 전송엔진, 플로우 컨트롤 블록, 수신엔진, 정합 부계층, 초기설정 블록, 상태전송 블록, XCMII 인터페이스 블록으로 구성된다. 하드웨어 설계를 위해 10Gbps 이더넷 Data Link 계층의 MAC 코어를 C언어로 성능평가를 실시하여 내부 GIFO와 파라미터 초기값을 도출하였다 내부 FIFO는 $95\%$의 트래픽이 발생시 512 크기로 사용 가능하고, $97\%$의 트래픽이 발생시에는 1024 크기가 적합하였다. 성능결과를 토대로, VHDL 언어로 설계하여 검증하였다. 설계된 MAC 코어는 64비트의 데이터를 처리하고 168.549MHz를 지원하여 전송효율이 최대 10.78Gbps까지 지원하므로, 10Gbps 이더넷의 스위칭 장비의 인터페이스 모듈로 응용이 가능하다.

10Gbps 이더넷 응용을 위한 MAC 코어의 설계 및 검증 (Design and Verification of MAC Core for 10Gbps Ethernet Application)

  • 손승일
    • 한국정보통신학회논문지
    • /
    • 제10권5호
    • /
    • pp.812-820
    • /
    • 2006
  • 최근 대부분의 전송기술(LAN 뿐만 아니라 MAN과 WAN까지)이 이더넷으로 통일되는 경향에 힘입어, 예전에 비하여 이더넷은 대단한 주목을 받게 되었다. 하드웨어 설계를 위해 10Gbps 이더넷 Data Link 계층의 MAC 코어를 C언어를 이용하여 성능평가를 실시하여 내부 FIFO의 크기를 도출하였다. 본 논문에서는 VHDL 언어와 Xilinx ISE 6.2i 툴을 이용하여 상위 계층 인터페이스, 전송엔진, 플로우 컨트롤 블록, 수신엔진, 정합 부계층(Reconciliation Sublayer), 초기설정 블록, 상태전송 블록, XGMII 인터페이스 블록으로 구성되는 10Gbps 이더넷용 MAC(Media Access Control)코어를 설계하여 Model_SIM 5.7G 시뮬레이터를 이용하여 검증하였다. 10Gbps 이더넷의 권고안에서는 10Gbps를 지원하기 위해 64비트 데이터 패스를 갖는 MAC 코어는 156.25MHz를 지원해야 하는데, 설계된 MAC 코어는 64비트의 데이터를 처리하고 168.549MHz를 지원하여 최대 10.78Gbps의 데이터 처리를 지원한다. 이는 100bps 이상의 고속의 데이터 처리가 요구되는 응용분야에 적합하다.

슈퍼스칼라 프로세서에서 동적 분류 능력을 갖는 혼합형 데이타 값 예측기의 설계 (Design of a Hybrid Data Value Predictor with Dynamic Classification Capability in Superscalar Processors)

  • 박희룡;이상정
    • 한국정보과학회논문지:시스템및이론
    • /
    • 제27권8호
    • /
    • pp.741-751
    • /
    • 2000
  • 슈퍼스칼라 프로세서에서 명령어 수준 병렬성(Instruction Level Parallelism)을 적극적으로 활용하기 위해서는 명령들 사이에 존재하는 제어 종속관계 및 데이타 종속관계를 극복하는 것이 필수적이다. 데이타 값 예측은 하나의 명령 결과가 생성되기 전에 미리 결과 값을 예측하고 이 예측된 결과를 사용하여 데이타 종속관계가 있는 명령들을 투기적으로 실행(speculative execution)하는 기법이다. 본 논문에서는 동적 분류 능력을 갖는 혼합형 데이타 값 예측기를 제안한다. 제안된 예측기는 최근 값 예측기, 스트라이드 예측기 및 2 단계 예측기를 결합한 혼합형으로 구성되며, 예측되는 명령은 하드웨어에 의한 동적 분류에 의해 각 예측기로 할당된다. 각 명령들의 특성에 따라 각 예측기로 실행 시에 동적 분류됨으로써 각 예측기는 기존의 혼합형 방식보다도 더욱 효과적으로 활용될 수 있다. 제안된 방식의 타당성 검증을 위해 실행구동방식(execution-driven) 시뮬레이터를 사용하여 SPECint95 벤치마크를 시뮬레이션하여 비교한다. 실험 결과 Instruction Per Cycle 비교실험에서 2 단계 예측기 보다 0.36, 혼합형 예측기 보다 0.0l8의 성능을 보였고, 제안된 방식이 기존의 혼합형 방식보다 예측 정확도가 평균 16%가 향상되었고, 하드웨어 비용을 측정한 결과 45%의 감소효과를 얻었다.

  • PDF

TCP CAE: ACK기반 역방향 네트워크의 혼잡 감지기법 (TCP CAE : Improving Wireless TCP under Reverse Background Congestion through Comparative ACK-based Estimator)

  • 김재현;추현승
    • 인터넷정보학회논문지
    • /
    • 제9권4호
    • /
    • pp.21-27
    • /
    • 2008
  • TCP의 수신자는 송수신자간 신뢰성이 보장되는 전송을 위하여 ACK를 송신자에 전달하며, 이 ACK 데이터가 정상적으로 전달되지 못할 때 TCP의 성능이 저하된다. 본 논문은 백그라운드 트래픽으로 인해 역방향 네트워크가 혼잡한 경우 TCP 송신자에서 ACK의 수신이 원활하지 못하기 때문에 전송 성능이 급격히 떨어지는 문제를 해결하는 기법을 제안한다. 본 기법은 라우터나 게이트웨이 등 별도의 하드웨어나 수신자의 도움 없이 송신자에서 역방향 혼잡을 감지하는 기법으로, 송신자는 수신자로부터 전달받는 ACK들의 수신시간 차이와 그 ACK에 실려있는 타임스탬프(Timestamp)값들의 시간 차이를 각각 비교한다. 그 차이 값을 성능저하의 판단 근거로 하여 역방향 혼잡을 판단할 뿐만 아니라 역방향 혼잡 상황이 발생했을 때의 대응 방안을 제안한다. NS-2 기반 시뮬레이션을 수행한 결과, 역방향 네트워크가 혼잡하고 무선 링크의 에러율이 1%인 유무선 혼합 환경에서는 제안 기법이 Reno에 비해 20%, New Reno에 비해 150%, Westwood에 비해 450%의 성능 향상을 보인다.

  • PDF

IOMMU Para-Virtualization for Efficient and Secure DMA in Virtual Machines

  • Tang, Hongwei;Li, Qiang;Feng, Shengzhong;Zhao, Xiaofang;Jin, Yan
    • KSII Transactions on Internet and Information Systems (TIIS)
    • /
    • 제10권12호
    • /
    • pp.5375-5400
    • /
    • 2016
  • IOMMU is a hardware unit that is indispensable for DMA. Besides address translation and remapping, it also provides I/O virtual address space isolation among devices and memory access control on DMA transactions. However, currently commodity virtualization platforms lack of IOMMU virtualization, so that the virtual machines are vulnerable to DMA security threats. Previous works focus only on DMA security problem of directly assigned devices. Moreover, these solutions either introduce significant overhead or require modifications on the guest OS to optimize performance, and none can achieve high I/O efficiency and good compatibility with the guest OS simultaneously, which are both necessary for production environments. However, for simulated virtual devices the DMA security problem also exists, and previous works cannot solve this problem. The reason behind that is IOMMU circuits on the host do not work for this kind of devices as DMA operations of which are simulated by memory copy of CPU. Motivated by the above observations, we propose an IOMMU para-virtualization solution called PVIOMMU, which provides general functionalities especially DMA security guarantees for both directly assigned devices and simulated devices. The prototype of PVIOMMU is implemented in Qemu/KVM based on the virtio framework and can be dynamically loaded into guest kernel as a module, As a result, modifying and rebuilding guest kernel are not required. In addition, the device model of Qemu is revised to implement DMA access control by separating the device simulator from the address space of the guest virtual machine. Experimental evaluations on three kinds of network devices including Intel I210 (1Gbps), simulated E1000 (1Gbps) and IB ConnectX-3 (40Gbps) show that, PVIOMMU introduces little overhead on DMA transactions, and in general the network I/O performance is close to that in the native KVM implementation without IOMMU virtualization.

국내 이동전파환경에서의다중경로에 의한 지연확산특성 (Characteristics of Multipath Delay Spread in Domestic Cellular Environment)

  • Dong-Doo Lee
    • 한국전자파학회지:전자파기술
    • /
    • 제5권4호
    • /
    • pp.47-63
    • /
    • 1994
  • 지연확산은 이동통신채널을 특정짓는 중요한 파라미터이다. 본 논문에서는 대전 인근의 대표적인 이동통신 서비스 환경에 대하여 측정한 지연파 프로파일의 측정 결과와 이로부터 산출한 지역확산의 분포에 대하여 소개 한다. 측정시스템은 lO23chip의 코드길이와 4Mbps의 PN code를 사용한 슬라이딩 상관법을 이용하여 구성되 었으며, 측정값의 신뢰도를 보장하기 위하여 상용 채널시뮬레이터를 이용하여 시간축과 진폭축에 대한 성능평가를 수행하였다. 지연확산값의 측정 결과는 부도심에서 2.08$\mu\textrm{s}$, 2.12$\mu\textrm{s}$ 그리고 국도상에서는 1.31$\mu\textrm{s}$의 평균값 을 얻었다. 각 측정 지역에서는 50%의 확률로 3.4$\mus$,2.8$\mus$ 그리고 1.5$\mus$, 또한 90%의 확률로 4.5$\mus$,4.2$\mu\textrm{s}$ 그리고 2.9$\mu\textrm{s}$보다 작은 지연확산값을 갖는 것으로 조사되었다. 도심에서 도로를 왕복하면서 측정한 결과의 편차는 7% 이내였으며, 부도심의 경우에는 외국의 발표 자료와 비교하여 지역확산의 분포가 3~4 배정도 큰 값으로 관 측되었다.

  • PDF

라즈베리파이 시스템을 이용한 회로 에뮬레이터 솔루션 개발 (Development of Circuit Emulator Solution using Raspberry Pi System)

  • 나방현;이영운;김병규
    • 디지털콘텐츠학회 논문지
    • /
    • 제18권3호
    • /
    • pp.607-612
    • /
    • 2017
  • 최근 많이 활용되고 있는 라즈베리파이 기반 임베디드 시스템 구축에 있어 사용자는 회로에 대한 이해, 하드웨어 비용 측면에서 어려움을 갖는다. 본 논문은 이러한 시스템을 가상으로 테스트하는 솔루션을 제안한다. 솔루션은 사용자가 실제 회로를 구성하듯이 가상의 공간에 모듈을 배치하고 선을 연결하는 등, 회로를 구성하고 동작을 테스트할 수 있으며 회로편집기, 인터프리터, 시뮬레이터의 세 가지 요소로 구성되어 있고 전체 9개의 모듈을 제공한다. 각 모듈은 제조사에서 제공하는 데이터시트와 제원을 바탕으로 실제 회로 테스트를 거쳐 추상화하였다. 솔루션은 프로토 타입이지만 품질수준을 높인다면 비용절감과 학습, 교육 측면에서 유용할 것이며 이를 위해서, 전기 물리엔진의 구현, 실제 보드로 포팅이 가능한 수준의 인터프리터, 시뮬레이션 로직의 일반화가 필요하다.