• 공학교육연구
• /
• 제10권3호
• /
• pp.79-92
• /
• 2007

본 연구에서는 학습과정에 우수성, 유효성, 그리고 경제적인 효율성을 향상시키기 위해 웹기반 가상실험실과 웹기반 원격실험실을 적절하게 통합한 하이브리드 공학실험시스템을 개발하였다. 먼저 클라이언트/서버 분산환경을 설계하여 디지털 시스템과 전기전자회로 실험에 대한 웹기반 가상실험시스템을 개발하였다. 제안된 가상실험시스템은 개념학습세션, 가상실험세션, 평가세션등의 3개의 주요한 세션과 이들 주요세션을 유기적으로 통합하여 학습효율의 극대화를 달성하기 위한 관리시스템으로 구성되어 있다. 다음으로 본 연구에서는 가상실험세션 동안에 발생할 수 있는 현실감의 부족을 해결하기 위해 전기/전자회로를 실험할 수 있는 웹기반 원격 실험실을 구현하였다. 더욱이 간결하고 사용자가 친근하게 접근할 수 있는 설계기법을 사용하였기 때문에 많은 사용자들이 쉽게 원격실험실에 접속할 수 있으며, 고가의 실험장비가 실제 실험실에 구비되어 있지 않더라도 자기주도의 심화학습이 가능하다. 제안된 가상/원격실험시스템은 독립적으로 사용될 수도 있으나 학습효율을 향상시키기 위해서 웹상에서 두 개의 시스템을 통합하여 하이브리드 공학실험시스템을 개발하였다. 제안된 하이브리드 공학실험시스템은 학습자들에게 상호작용적인 학습환경을 제공하여 공학실험교육을 효율적으로 관리하는 새로운 접근방식이다.

• 대한전자공학회논문지SD
• /
• 제37권4호
• /
• pp.60-70
• /
• 2000

시스템 설계의 각 단계에서 저전력 설계기법을 적용하여 8×8＋20비트의 MAC을 설계하였다. 알고리듬레벨에서는 MAC의 중요한 명령어 중의 하나인 승/감산연산을 위한 하드웨어의 설계에서 기존의 방식에 비하여 트랜지스터를 감소할 수 있는 새로운 기법을 제안하였으며, 회로 레벨에서는 동일한 로직을 CMOS로 구현한 경우보다 PDP(power-delay-product) 측면에서 우수한 성능을 가지는 NMOS pass-transistor 로직으로 구성된 새로운 Booth 셀렉터 회로를 제안하였다. 구조 레벨에서 최종단 덧셈기는 전력소모, 동작속도, 면적, 설계 규칙성 측면에서 가장 우수한 ELM 덧셈기를 사용하였고, 레지스터는 비트당 트랜지스터의 수가 적은 동적 CMOS 단일모서리 천이 플립플롭을 적용하였다. 동작속도를 높이기 위한 방법으로는 2단 파이프라인 구조를 적용했으며, Wallace 트리 블록에 고속 4：2 압축기를 이용하였다. 0.6㎛ 단일폴리, 삼중금속 CMOS 공정으로 설계된 MAC은 모의실험 결과 곱셈 연산시 최대 200㎒ 3.3V에서 35㎽의 전력을 소모하였고, MAC 연산시 최대 100㎒에서 29㎽의 전력을 소모하였다.

• 대한전자공학회논문지SD
• /
• 제44권4호
• /
• pp.55-62
• /
• 2007

본 논문에서는 이미지 센서에서 불량 화소를 자동으로 검출하기 위한 알고리듬을 제안하고, 그에 따른 하드웨어 구조를 제시하였다. 기존에 제안된 방법은 영상의 특징을 고려하지 않고 단순히 주위 화소들 값과의 차이가 일정 이상이면 불량 화소로 간주하였다. 그러나 이러한 방식은 영상에 따라서 불량 화소가 아닌 화소를 불량 화소로 간주하거나, 불량 화소를 정상 화소로 판단하는 일이 발생한다. 이러한 단점을 보완하기 위해 여러 프레임에 걸쳐 확인하는 방법도 제안되었으나, 불량 화소 검출시간이 오래 걸리는 단점이 있다. 이러한 기존 방식의 단점을 해결하기 위해, 제안된 불량 화소 검출 기법은 단일화면 내에서는 경계 영역을 고려하여 불량 화소를 검출하고, 여러 프레임에 걸친 확인 과정을 거치되, 화면 전환 여부를 확인하여 화면 전환이 일어날 때마다 검출된 화소의 불량 화소 여부를 판단하고 확인한다. 실험 결과, 단일 화면 내에서의 검출률은 기존 대비 6% 향상되었고, 100%의 불량화소 검출까지 걸리는 시간은 평균적으로 3배 이상 단축되었다. 본 논문에서 제안된 알고리듬은 하드웨어로 구현되었고, 하드웨어 구현 시 색 보간 블록에서 사용되는 경계 영역 표시자를 그대로 활용함으로써 0.25um 표준 셀 라이브러리를 이용하여 합성했을 때, 5.4K gate의 낮은 복잡도로 구현할 수 있었다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제14권4호
• /
• pp.369-377
• /
• 2008

최근 이더넷 기술은 기가비트급의 대역폭을 넘어서 10 기가비트급으로 빠른 속도로 발전하고 있다. 이러한 고속 네트워크 환경에서는 호스트 CPU가 운영체제내의 TCP/IP를 처리하는 기존의 방식은 호스트 CPU에 많은 부하를 야기하며, 그 결과 실제 수행되어야 할 사용자 응용 프로그램에 충분한 컴퓨팅 파워를 제공하지 못한다. 이러한 문제점의 해결을 위해 네트워크 어댑터에서 TCP/IP를 처리하도록 하는 TCP/IP Offload Engine(TOE)이 연구되고 있다. 본 논문에서는 TOE를 위한 고성능의 경량 TCP/IP를 구현하였으며, 이를 임베디드 시스템에 실제 적용하여 검증 및 실험을 수행하였다. 본 논문에서 구현한 고성능의 경량 TCP/IP는 기존 TCP/IP의 기본적인 기능들인 흐름제어, 혼잡제어, 재전송, 지연 ACK, Out-of-Order 패킷처리 등을 지원한다. 또한 본 논문에서 구현한 고성능의 경량 TCP/IP는 기가비트 이더넷 MAC에서 하드웨어적으로 지원하는 TCP segmentation offload(TSO), Checksum offload(CSO), 인터럽트 coalescing 기능 둥을 이용하도록 구현하였다. 그리고 데이타를 전송할 때, 호스트 사용자 메모리에서 네트워크 어댑터의 메모리로 데이타를 복사하는 부하를 제거하였다. 또한 재전송해야 할 경우를 대비해 전송한 데이타에 대한 복사본을 네트워크 어댑터의 메모리에 저장하는 방법을 개선하여 지연시간 및 대역폭 성능을 향상시켰다. 본 논문에서 구현한 고성능의 경량 TCP/IP를 이용한 소프트웨어 기반 TOE는 6% 이하의 호스트 CPU 사용률과 453Mbps의 최대 대역폭을 보인다.

• 인터넷정보학회논문지
• /
• 제12권6호
• /
• pp.43-51
• /
• 2011

최근 무선 이동 컴퓨팅 기술과 위치기반 서비스 응용기술 등의 발전으로 과거보다 신속한 질의 처리를 지원할 수 있게 되었다. 그러나 여전히 하드웨어 및 소프트웨어의 기술적 한계가 존재한다. 질의 처리에 있어 가장 중요한 부분은 정확성과 신속성이다. 정확성을 높이기 위해서는 데이터에 상세한 정보를 저장해야 한다. 이 경우 데이터의 정보량이 증가하여 신속성이 떨어지게 된다. 반면에, 신속성을 높이기 위해서는 방송 주기를 줄여야만 얻고자 하는 데이터를 신속하게 얻게 된다. 이 경우 색인 정보의 부족으로 클라이언트의 청취 시간이 증가하여 불필요한 에너지 소모가 발생할 수 있다. 이와 같이, 정확성과 신속성 사이에는 트레이드 오프(trade-off)가 발생한다. 본 논문은 위와 같은 문제점을 극복하기 위해 계층적 비트맵 기반 공간 색인(Hierarchical Bitmap-based Spatial Index: HBI)을 제안한다. 계층적 비트맵 기반 공간 색인은 힐버트 커브(Hilbert Curve) 맵(map) 내에서 객체를 비트(0, 1)로 표기한다. 계층적 비트맵 기반 공간 색인은 비트 정보와 트리 구조를 이용하여 색인크기를 줄이는 방법으로 방송 주기를 줄임으로써 청취 시간과 질의 처리시간을 줄일 수 있다. 또한 계층적 비트맵 기반 공간 색인은 객체의 위치를 모두 파악할 수 있기 때문에 선택적인 청취가 가능하다. 성능평가를 통하여 제안 기법의 우수함을 증명한다.

• 정보처리학회논문지:컴퓨터 및 통신 시스템
• /
• 제9권8호
• /
• pp.171-180
• /
• 2020

스마트 팩토리는 설계, 개발, 제조 및 유통 등 생산과정 전반이 디지털 자동화 솔루션으로 이루어져 있으며, 내부 설비와 기계에 사물인터넷(IoT)을 설치해 공정 데이터를 실시간으로 수집하고 이를 분석해 스스로 제어할 수 있게 하는 지능형 공장이다. 스마트 팩토리의 장비들은 게임과 같이 가상의 캐릭터가 하나의 객체 단위로 구동되는 것이 아니라 수많은 하드웨어가 물리적으로 조합되어 연동한다. 즉, 특정한 공동의 목표를 위해 다수의 장치가 개별적인 행동을 동시다발적으로 수행해야 한다. 공정 데이터를 실시간으로 수집할 수 있는 스마트 팩토리의 장점을 활용하여, 일반적인 기계 학습이 아닌 강화 학습을 사용하면 미리 요구되는 훈련 데이터 없이 행동 제어를 할 수 있다. 하지만, 현실 세계에서는 물리적 마모, 시간적 문제 등으로 인해 수천만 번 이상의 반복 학습이 불가능하다. 따라서, 본 논문에서는 시뮬레이터를 활용해 스마트 팩토리 분야에서 복잡한 환경 중 하나인 이송 설비에 초점을 둔 그리드 분류 시스템을 개발하고 협력적 다중 에이전트 기반의 강화 학습을 설계하여 효율적인 행동 제어가 가능함을 입증한다.

• 한국인터넷방송통신학회논문지
• /
• 제12권1호
• /
• pp.29-36
• /
• 2012

무선 센서 네트워크에서, 각 노드들의 정확한 위치 정보를 파악하는 것은 효율적인 네트워크 환경 구축과 수집된 정보를 효율적으로 활용하기 위해 필수적이다. 노드의 위치를 추정하는 다양한 기법들 중, 일반적으로 많이 사용되는 수신신호세기(RSS) 기법은 추가적인 하드웨어 자원 없이 쉽게 구현될 수 있으나 채널의 상태 혹은 장애물 등 외부의 간섭으로 인한 신호의 왜곡 또는 감쇄가 발생하므로 이를 이용한 위치 추정 시 오차에 의한 영향을 충분히 고려하여야 한다. 위치 추정의 정확도를 향상시키기 위해, 일반적으로 충분한 수의 수신 신호 세기 표본의 획득하지만, 표본수가 늘어날수록 전송 시 에너지 소모가 발생한다. 본 논문에서는, 에너지 효율의 문제와 위치 추정의 정확도를 향상시키기 위해 전력 손실 지수 추정을 통한 베이지안 압축 센싱(Bayesian Compressive Sensing)을 사용하는 수신신호세기 기반 위치 추정 기법을 제안한다. RSS 기반 위치 추정 시 중요한 요소인 전력 손실 지수의 추정을 통해, 실제 채널 환경에서의 적응적인 위치 추정을 가능하게 하며 또한 위치 추정의 정확도를 향상시킬 수 있다. 그리고 적은 수의 표본으로 신호를 복원하는 기술인 압축 센싱(Compressive Sensing) 기법을 무선 센서 네트워크에 적용함으로써 에너지 효율적인 위치 추정 기법을 가능하게 한다. 시뮬레이션 결과에서, 제안하는 기법은 적은 수의 측정으로 다수의 불특정 노드에 대한 정확한 위치 추정이 가능하게 하며 채널 환경에 상관없이 강인한 성능을 가짐을 확인하였다. 그리고 제안하는 방법은 압축된 수신 신호 세기를 취급하므로 네트워크 트래픽과 에너지 소모를 줄이는데 효율적임을 검증하였다.

• 대한전자공학회논문지SD
• /
• 제41권10호
• /
• pp.95-104
• /
• 2004

본 논문에서는 0.13㎛ 이하의 deep sub-micron 공정처럼 누설 전류가 심한 공정을 이용하여 멀티미디어 SoC를 설계할 때, 가장 전력 소모가 높은 움직임 추정 기법의 전력 소모를 줄이기 위한 저전력 움직임 추정기의 아키텍쳐를 제안하였다. 제안하는 아키텍쳐는 기존의 동적 전력 소모만을 고려한 구조와는 달리 정적 전력 소모까지 고려하여 누설 전류가 심한 공정에 적합한 구조로, 효율적인 전력 관리가 필수적인 동영상 전화기 등의 각종 휴대용 정보기기 단말기에 적합한 형태이다. 제안하는 아키텍쳐는 하드웨어 구현이 용이한 전역 탐색 기법 (full search)을 기본으로 하며 동적 전력 소모를 줄이기 위하여 조기 은퇴(early break-off) 기법을 도입하였다. 또한 정적 전력 소모를 줄이기 위하여 전원선 잡음을 고려한 메가블록 전원 차단 기법을 사용하였다. 제안된 아키텍쳐를 멀티미디어 SoC에 적용하였을 때의 효용성을 검증하기 위해 시스템 수준의 제어 흐름과 저전력 제어 기법을 개발하였으며, 이를 바탕으로 시스템 수준에서의 소모 전력을 계산하였다. 모의실험 결과 0.13㎛ 공정에서 전력 소모가 50% 정도로 감소함을 확인할 수 있었다. 선폭의 감소와 칩 내부 발열량의 증가로 인한 누설 전류의 증가를 고려할 때, 기존의 동적 전력 소모만을 고려한 구조는 전력 감소 효율이 점점 나빠짐에 반하여 제안하는 움직임 추정기 아키텍쳐는 안정적인 전력 감소 효율을 보여주었다.

• 대한전자공학회논문지TC
• /
• 제47권9호
• /
• pp.1-8
• /
• 2010

DPM (Digital Phase wrapping Modulation) open-loop polar transmitter는 in-phase와 quadrature 신호를 진폭(envelope) 신호와 위상(phase) 신호로 변환한 후 신호의 사상화 과정을 거쳐 광대역 통신 시스템에서의 효율적인 적용이 가능하다. 사상화 과정은 일반적인 통신 시스템에서의 양자화와 유사하며 그 과정에서 발생하는 오차를 고려할 때 좌표계 변환부에 CORDIC (COordinates Rotation DIgital Computer) 알고리듬 대신 테일러 급수 근사 기법의 사용이 가능하다. 본 논문에서는 테일러 급수 근사 기법을 광대역 OFDM (Orthogonal Frequency Division Multiplexing) 시스템용 DPM polar transmitter의 직교 좌표계-극 좌표계(cartesian to polar coordinate) 변환부에 적용하는 방안에 대한 연구를 수행하였다. 기존의 방법은 CORDIC 알고리듬을 채용하고 있다. 이것을 효율적으로 적용하기 위해 모의 실험을 통해 각각의 기법에 대한 평균제곱오차 (MSE : Mean Square Error) 성능을 측정하고, 설계 관점에서 허용된 CORDIC 오차를 기준으로 알고리듬의 최소 반복횟수와 테일러 급수의 최소 근사 차수를 찾는다. 또한 FPGA 전달 지연속도를 비교한 결과에 의하면 CORDIC 알고리듬 대신 낮은 차수의 테일러 급수 근사 기법을 사용해 좌표 변환부의 처리 속도를 향상시킬 수 있음을 확인하였다.

• 전기전자학회논문지
• /
• 제5권1호
• /
• pp.100-110
• /
• 2001

본 논문에서는 공유 메모리형 ATM 스위치 설계에 있어서 스위치 자원의 이용률 향상과 서비스 품질 기능 지원을 위한 버퍼관리방안을 고찰하고 여러 기법들의 성능을 비교 분석하였다. 정적 임계법(ST)와 푸시 아웃(PO) 그리고, 동적 임계법(DT)의 성능을 시뮬레이션을 통하여 비교 분석하였고, 특히 동적임계법이 트래픽 부하 및 버스티니스 (Burstyness), 복수개 출력포트간 부하의 불균형성 (Non-uniformity)등의 트래픽 특성 변화에 대해 푸시아웃 (Pushout)에 가까운 견고성 (Robustness)을 가짐을 보였다. 또한, 서비스 품질 기능 구현에 있어서 연결승인제어 (CAC)로부터 구한 트래적 기술자를 이용하여 각 셀 스트림의 서비스 요구조건에 맞도록 메모리 공간을 할당하는 가상분할법 (VP: Virtual partitioning)과 동적분할법 (DP: Dynamic partitioning)등의 버퍼관리 메커니즘을 고찰하였다. 이 기법들을 사용할 경우 규정된 트래픽 (Regulated traffic)과 규정되지 않은 (Unregulated) best-effort 트래픽의 공존이 가능하며 규정되지 않은 트래픽이 존재하더라도 규정된 트래픽이 연결승인제어에 의해 계산된 셀 유실률을 보장받게 됨을 컴퓨터 시뮬레이션을 통하여 보였으며, 특히 과부하 상태에서 DP가 VP에 비해 서비스품질 지원 기능 면에서 우수함을 보였다.