• Transactions on Electrical and Electronic Materials
• /
• v.3 no.3
• /
• pp.14-17
• /
• 2002

The HDP (High Density Plasma) CVD process consists of a simultaneous sputter etch and chemical vapor deposition. As CMOS process continues to scale down to sub- quarter micron technology, HDP process has been widely used fur the gap-fill of small geometry metal spacing in inter-metal dielectric process. However, HBP CVD system has some potential problems including plasma-induced damage. Plasma-induced gate oxide damage has been an increasingly important issue for integrated circuit process technology. In this paper, thin gate oxide charge damage caused by HDP deposition of inter-metal dielectric was studied. Multiple step HDP deposition process was demonstrated in this work to prevent plasma-induced damage by introducing an in-situ top SiH$_4$ unbiased liner deposition before conventional deposition.

• The Journal of the Korea institute of electronic communication sciences
• /
• v.5 no.1
• /
• pp.81-87
• /
• 2010

In this paper, we have fabricated $SiO_2$ oxidation thin films by HDP-CVD(high density plasma-chemical vapor deposition) method for passivation layer or barrier layer of OLED(organic light emitting diode). We have control and estimate the deposition rate and relative index characteristics with process parameters and get optimized conditions. They are gas flow rate($SiH_4:O_2$=30:60[sccm]), 70 [mm] distance from source to substrate and no-bias. The WVTR(water vapor transmission rate) is 2.2 [$g/m^2$_day]. Therefore fabricated thin film can not be applied as passivation layer or barrier layer of OLED.

• JSTS:Journal of Semiconductor Technology and Science
• /
• v.11 no.3
• /
• pp.135-145
• /
• 2011

Accurate process characterization and optimization are the first step for a successful advanced process control (APC), and they should be followed by continuous monitoring and control in order to run manufacturing processes most efficiently. In this paper, process characterization and recipe optimization methods with multiple outputs are presented in high density plasma-chemical vapor deposition (HDP-CVD) silicon dioxide deposition process. Five controllable process variables of Top $SiH_4$, Bottom $SiH_4$, $O_2$, Top RF Power, and Bottom RF Power, and two responses of interest, such as deposition rate and uniformity, are simultaneously considered employing both statistical response surface methodology (RSM) and neural networks (NNs) based genetic algorithm (GA). Statistically, two phases of experimental design was performed, and the established statistical models were optimized using performance index (PI). Artificial intelligently, NN process model with two outputs were established, and recipe synthesis was performed employing GA. Statistical RSM offers minimum numbers of experiment to build regression models and response surface models, but the analysis of the data need to satisfy underlying assumption and statistical data analysis capability. NN based-GA does not require any underlying assumption for data modeling; however, the selection of the input data for the model establishment is important for accurate model construction. Both statistical and artificial intelligent methods suggest competitive characterization and optimization results in HDP-CVD $SiO_2$ deposition process, and the NN based-GA method showed 26% uniformity improvement with 36% less $SiH_4$ gas usage yielding 20.8 ${\AA}/sec$ deposition rate.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2007.04a
• /
• pp.151-152
• /
• 2007

최근들어 Device 크기가 100nm 이하로 줄어듦에 따라 High Density Plasma Chemical Vapor Deposition(HDP-CVD) 기술로는 100nm 이하의 gap에 Aspect ratio가 6:1 이상 되는 STI(Shallow Trench Isolation) 구조를 Void 없이 채우는 것이 불가능해 지고 있다. 이를 극복하기 위하여 여러 방면으로 연구가 수행되어지고 있다. 그 방법 중의 하나인 Dep/Etch/Dep Cycle이 이번 연구에서 사용되었으며, 일반적인 HDP CVD보다 더 낮은 압력에서 증착과 식각이 수행되었다. 그 결과 다른 여러 방법들보다 좋은 막질을 얻을 수 있었으며, Gap fill 성능을 향상 시킬 수 있었다.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2003.03a
• /
• pp.101-101
• /
• 2003

Al 박막의 화학증착(CVD)과 Al-Cu 합금박막의 물리증착(PVD)을 조합하는 CVD-PVD Al 공정은 수평방향의 배선과 수직방향의 via를 동시에 형성할 수 있으므로 공정단순화 및 생산원가절감 측면에서 장점이 있어서 DRAM 둥의 반도체 소자의 배선공정으로 매우 유망하다[1]. 본 연구에서는 CVD-PVD Al 공정을 이용하여 초고집적소자의 Al via와 Al 배선을 동시에 형성할 때 층간절연막의 영향을 조사하고 그 원인을 규명하였다. Al CVD를 위한 원료기체로는 dimethylaluminum hydride [($CH_3$)$_2$AlH]를 사용하였고 PVD는 38$0^{\circ}C$에서 실시하였다 층간절연막에 따른 CVD-PVD Al의 via hole 매립특성을 조사한 결과, high-density plasma(HDP) CVD oxide의 경우에는 via hole 매립특성이 우수하였으나, hydrogen silscsquioxane (HSQ)의 경우에는 매립특성이 우수하지 않아서 via 저항이 불균일 하였다. 이는 via 식각 후 wet cleaning 과정에서 HSQ에 흡수된 수분이 lamp를 이용한 degassing 공정에 의해서 완전히 제거되지 않아 CVD-PVD 공정 중에 탈착되어 Al reflow에 나쁜 영향을 미치기 때문으로 판단된다. CVD-PVD 공정 전에 40$0^{\circ}C$, $N_2$ 분위기에서 baking하여 HSQ 내의 수분을 충분히 제거함으로써 via 매립특성을 향상시킬 수 있었다. CVD-PVD Al 공정은 aspect ratio 10:1 이상의 via hole도 완벽하게 매립할 수 있었고 이에의해 제조된 Al 배선은 기존의 W plug 공정에 의해 제조된 배선에 비해 낮은 via 저항을 나타내었다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2014.02a
• /
• pp.339.1-339.1
• /
• 2014

In this paper we studied the application of inter-poly dielectric as silicon dioxide-like film was deposited by the higher energy assisting deposition (HEAD) process the modified CCP process, which enables low temperature (LT) process and improving film density. In these experiments the relative hydrogen concentration of $SiO_2$-like films deposited on silicon substrate were analyzed by the secondary ion mass spectroscopy (SIMS) and it was shown that our lower hydrogenated oxide (LHO) film prepared by HEAD process with the precursor contained the siloxane species had lower hydrogen concentration, $8{\times}10{\cdot}^{22}cm{\cdot}^3$ than that of the commercial undoped silicon glass (USG) film ($1{\times}10{\cdot}^{21}cm{\cdot}^3$) prepared by the high density plasma-chemical vapor deposition (HDP-CVD). We consider that the LHO film deposited by HEAD process used as high performance material into Flash memory devices.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.02a
• /
• pp.344-344
• /
• 2013

칩의 크기가 감소함에 따라 RC (Resistance, Capacitance) 지연, 전력소비증가 및 신호잡음 등이 문제가 되어왔다. RC지연 문제는 배선에 알루미늄 보다 비저항이 낮은 구리를 사용하고 절연막으로 유전상수가 낮은 물질을 사용하여 개선될 수 있다. 이와 같은 맥락에서 점차 저유전상수 박막의 필요성은 증가하고 있다. 그러므로 이를 개선하기 위해 저 유전상수 값을 가지는 물질을 개발 혹은, UV나 플라즈마 그리고 열을 이용하여 처리하는 연구가 절실히 요구되고 있으며, 현재 많은 연구가 진행되고 있다. 이 논문에서 저유전박막은 HDP-CVD (High Density Plasma Chemical Vapor Deposition) 시스템에서 (CyOz)-SiHx와 O2의 비율을 각각 변화시키면서 증착 되었다. (CyOz)-SiHx와 O2의 비율은 60/150, 60/180, 60/210, 60/240로 증가하면서 증착하였다. 그리고 surface profilometer을 이용하여 박막의 증착율을 측정하고 LCR meter를 이용하여 정전용량을 측정하여 유전상수 값을 얻었다. 박막의 화학적 조성과 구조는 FTIR (Fourier Transform Infrared Spectroscopy)로 측정하였다. 박막의 유동 특성은 SEM (Scanning electron microscope) 이미지로 살펴보았다.