• 전자공학회논문지
• /
• 제51권9호
• /
• pp.229-237
• /
• 2014

본 논문에서는 H.264/AVC 표준 비트 스트림을 전술영상이나 멀티미디어 환경에 응용가능한 선택적 부호화를 위한 비트율 변환방안을 제시하였다. 전송채널은 응용분야에 따라 다양한 채널 용량을 갖고 있고, 따라서 컴퓨터에 저장된 비트스트림은 전송채널용량을 초과하지 않도록 적절히 비트율 변환이 이루어져야한다. 기 제공된 영상압축 비트스트림을 다른 비트율로 재변환하는 문제가 바로 비트율 변환이며, 본 논문에서는 새로운 비트율 변환방식을 제안하고자 한다. MPEG이나 H.264/AVC 압축 비트스트림을 이용하여 비트율을 변환하는 다양한 방식들이 여러 학자들에 의해 제시되었으며 실제로 많이 응용되고 있지만, 본 논문의 선택적 부호화 응용 분야에는 제대로 적용되지 않는다. 즉 프레임 내의 특정한 영역이 다른 부분보다 정보의 가치가 크고 따라서 이들 부분은 다른 부분에 비해 고화질로 재생되어야 하지만 기존의 방식으로는 이를 구현하기가 힘들다. 따라서 본 논문에서는 관심영역과 배경 간의 정보의 중요성을 고려하여 화질을 차별화하는 새로운 비트율 변환기를 제안하고자 한다.

• 전자공학회논문지
• /
• 제50권1호
• /
• pp.124-130
• /
• 2013

본 논문에서는 고성능 H.264/AVC 부호기 설계를 위해 낮은 연산 복잡도를 가지는 움직임 예측 알고리즘과 하드웨어 구조를 제안한다. 제안하는 움직임 예측 알고리즘은 주변 매크로블록들의 움직임 벡터와 방향성으로 유동적인 초기 탐색점과 탐색패턴으로 정확한 초기 탐색점을 설정한다. 주변 매크로블록들의 움직임 벡터를 사용하여 적은 수의 탐색점으로 움직임 예측이 가능하며, 적은 수의 탐색점으로 인해 연산량과 수행 사이클을 감소시킨다. 제안한 움직임 예측 하드웨어를 TSMC 0.18um CMOS 표준 셀 라이브러리 이용해 합성한 결과 217.92k 개의 로직 게이트로 구현되며 최대동작 주파수는 166MHz이다. 제안한 움직임 예측의 하드웨어 구조는 하나의 매크로 블록을 부호화 하는데 312사이클 소요되어 기존 하드웨어 구조대비 성능이 69% 향상됨을 확인하였다.

• 한국통신학회논문지
• /
• 제31권11C호
• /
• pp.1077-1084
• /
• 2006

본 논문에서는 H.264/AVC에서 가장 많은 연산량을 차지하는 인터 예측(inter prediction)을 고속으로 수행할 수 있는 방법을 제안하였다. 제안한 방법은 율-왜곡 최적화 기법(Rate-Distortion Optimization, RDO)이 적용된 JM(Joint Model)의 FME(Fast Motion Estimation)를 대상으로 예측된 움직임 벡터의 방향성을 고려하여 탐색영역을 결정한 후 적응적인 후보 나선형 탐색을 수행한다. 동시에 가변 블록 크기에 대하여 비용함수의 임계값(threshold)을 결정한 후 가변 구간 움직임 탐색을 수행함으로써 인터 예측의 부호화 복잡도를 감소시킨다. 다양한 영상들을 대상으로 실험한 결과 기존의 예측 방식에 최대 80%의 연산량을 줄일 수 있음을 확인하였다. 이에 따른 화질 열화는 평균 $0.05dB{\sim}0.19dB$에 불과하며, 압축률은 평균 0.58%의 미미한 감소를 보임으로써, 제안한 방법이 고속 인터 예측 알고리즘으로 매우 효율적인 방법임을 확인하였다.

• 한국통신학회논문지
• /
• 제37권2A호
• /
• pp.113-118
• /
• 2012

본 논문에서는 움직임 벡터의 상관도와 참조 화면의 거리를 이용한 H.264/AVC 움직임 탐색 지점 제거 방법을 제안한다. 결정된 탐색 영역을 이용하여 전 영역 탐색 방법에서 정화소 단위의 탐색 지점을 제거하고 향상된 예측 지역 탐색 방법에서는 불필요한 예측 움직임 벡터를 제거한다. 또한, 현재 화면에서 멀리 있는 참조 화면은 최적의 참조 화면으로 선택되는 빈도가 낮다는 특성을 이용하여 현재 화면과 참조 화면 사이의 거리를 이용한 가중평균을 적용하여 거리가 멀어질수록 전 영역 탐색 방법의 탐색 영역의 크기를 줄여 움직임 예측에 소요되는 시간을 줄인다. 향상된 예측 지역 탐색 방법의 경우, 멀리 있는 참조 화면에서 개선 과정을 적응적으로 생략하여 움직임 예측 시간을 줄인다. 제안한 방법을 통해 전 영역 탐색 방법은 평균 57.13%의 움직임 예측 시간이 감소되었고, 향상된 예측 지역 탐색 방법은 평균 14.71%의 움직임 예측 시간이 감소되었다.

• 대한전자공학회논문지SD
• /
• 제49권3호
• /
• pp.21-29
• /
• 2012

본 논문에서는 H.264/AVC 부호화기의 성능 향상을 위해 고성능 CAVLC 부호화기의 하드웨어 구조를 제안한다. 기존의 CAVLC 부호화기는 변환계수의 재정렬 과정이 포함되어 변환계수를 저장해야 할 버퍼와 버퍼제어를 위한 추가적인 사이클이 필요하므로 하드웨어 면적이 증가하고 불필요한 사이클이 수행된다. 제안한 CAVLC는 CAVLC의 파라미터 중에 Runbefore를 순방향 탐색기법으로 계산하고 그 외 파라미터들은 역방향 탐색기법으로 계산하여 변환계수의 재정렬 과정을 수행하지 않는다. 또한, 제안한 CAVLC 부호화기에 조기 종료 모드를 적용하고 2단 파이프라인 구조를 사용하여 CAVLC의 수행 사이클 수를 감소시켰다. 제안한 CAVLC 부호화기의 하드웨어 구조를 매그나칩 공정 $0.18{\mu}m$ 셀 라이브러리로 합성한 결과, 최대동작 주파수는 125MHz이며 게이트 수는 17k이다. 제안한 CAVLC 부호화기의 하드웨어 구조를 H.264/AVC 표준 참조 소프트웨어 JM13.2에서 추출한 데이터를 이용하여 테스트한 결과, $16{\times}16$ 매크로블록을 처리하는데 평균적으로 36.0사이클이 소요되어 기존의 CAVLC 부호화기보다 성능이 57.8% 향상됨을 확인하였다.

• 전기전자학회논문지
• /
• 제17권4호
• /
• pp.418-427
• /
• 2013

본 논문에서는 H.264/AVC 비디오 코덱용 디블록킹 필터의 병렬 알고리즘을 제안한다. 디블록킹 필터는 BS(boundary strength)에 따라 다른 필터 연산을 수행하며, 각 필터 연산은 다양한 조건 연산을 필요로 한다. 또한 각 경계면의 연산 순서가 정해져 있기 때문에 병렬 처리가 쉽지 않다. 본 논문에서 제안하는 디블록킹 필터 알고리즘은 최근에 소개된 1-D CGRA (coarse grained reconfigurable architecture)인 PRAGRAM (pipelined reconfigurable arrays with assistant manager groups)에서 처리된다. 디블록킹 필터 연산은 PRAGRAM의 단방향 파이프라인 PE 배열 구조를 이용하여 각 필터 연산을 고속으로 수행하고, dynamic reconfiguration 및 conditional reconfiguration을 이용하여 필터 선택과 조건 연산을 효율적으로 처리한다. 디블록킹 필터의 병렬 알고리즘은 매크로블록 당 225 사이클을 소요한다. 이는 동작주파수 150 MHz에서 full HD급 영상을 처리할 수 있는 성능이다.

• 방송공학회논문지
• /
• 제13권6호
• /
• pp.804-816
• /
• 2008

본 논문에서는 실시간 H.264/AVC를 위한 적응적인 프레임 단위 비트율 제어 기법에 대해 제안한다. QP값에 의한 프레임당 발생 비트량은 영상의 특성에 따라 다양하게 발생하고 있으며, 부호화하고자 하는 프레임은 인접한 프레임들과의 일정한 상관관계를 유지하는 특성이 존재한다. 제안 방식은 이러한 통계적 특성을 이용하여, 영상의 특성별 QP값에 따른 발생 비트량을 적용시키기 위하여 예측된 영상의 복잡도에 따라 QP값에 대한 발생 비트량의 변화를 구하여 부호화하고자 하는 프레임의 예측 비트량에 적용하고 이전 프레임들의 통계 정보인 QP와 발생비트량과의 가중치를 이용하여 현재 프레임의 복잡도를 예측한다. 실험 결과를 통해 동일 비트율에서 PSNR 성능 저하없이 기존 방식 대비 99%이상 계산량 감소가 있음을 확인할 수 있었다.

• 전기전자학회논문지
• /
• 제17권3호
• /
• pp.352-359
• /
• 2013

본 논문에서는 H.264/AVC 베이스라인 프로파일을 위한 엔트로피 코딩 유닛을 제안한다. 엔트로피 코딩에서는 매크로블록 부호화를 위해 코드 테이블들을 사용한다. 이 코드 테이블에 있는 코드워드들 간에는 일정한 패턴이 존재하는데, 본 논문에서는 코드워드의 패턴을 분석하여 하드웨어 비용을 줄였다. 제안하는 엔트로피 코딩 유닛은 Exp-Golomb 유닛과 CAVLC 유닛으로 구성된다. Exp-Golomb 유닛은 하나의 유닛에서 5가지 코드타입을 처리하고, 코드 패턴을 이용하여 두 개의 덧셈기만으로 복잡한 Exp-Golomb 연산을 처리 할 수 있다. 기존의 CAVLC 유닛은 큰 사이즈의 코드 테이블을 필요로 한다. 본 논문에서는 테이블에 차분 코드워드들을 저장하여 기존 방식대비 테이블 크기를 40% 이하로 줄인다. 엔트로피 코딩 유닛은 생성된 코드워드들이 MSB에 코드값 0이 분포되는 패턴을 이용하여 쉬프터 사이즈를 대폭 줄였다.

• 대한전자공학회논문지SD
• /
• 제46권12호
• /
• pp.66-72
• /
• 2009

본 논문에서는 H.264/AVC에서 사용되는 엔트로피 부호화 방법 중 하나인 CABAC를 위한 효율적인 이진 산술 부호화기를 제안한다. 기존의 이진 산술 부호화 알고리즘은 연산의 복잡도와 각 단계간의 데이터 의존도가 매우 높기 때문에 빠른 연산이 어렵다. 따라서 연산 과정의 복잡도와 데이터 의존도를 줄이기 위하여 재정규화 과정을 효율적으로 처리할 수 있는 2단 파이프라인 구조를 사용한다. 하드웨어 면적을 줄이기 위해서 문맥 모델 갱신기는 transIdxMPS 표를 간단한 식으로 표현하고, transIdxLPS 표와 rangeTabLPS 표를 함께 구현한다. 산술 연산기는 입력 값의 발생 확률에 따라 일반 모드, 우회 모드, 종결 모드로 나누어 설계하여 각 모드마다 최대 속도로 동작할 수 있게 한다. 제안하는 이진 산술 부호화기는 0.18um 표준 셀 라이브러리에서 7282 게이트의 면적을 사용하며 입력 심벌 당 소요되는 사이클 수는 약 1을 갖는다.

• 대한전자공학회논문지SD
• /
• 제47권4호
• /
• pp.34-40
• /
• 2010

본 논문에서는 H.264/AVC에서 구문 요소의 저장 공간을 줄인 효율적인 CABAC 부호화기를 제안하였다. 제안하는 구조는 모든 블록을 하드웨어 기반으로 설계하여 프로세서에 의존하지 않고 빠른 처리가 가능하다. 또한 CABAC 부호화기의 문맥 모델러에서는 문맥 모델을 유도하기 위해 이웃 블록의 데이터가 필요한데 이웃 블록 데이터를 가공하지 않은 상태로 전부 저장하게 된다면 메모리 용량이 비효율적으로 커지게 된다. 따라서 본 논문에서는 이웃 블록 데이터를 효율적으로 저장하여 메모리 크기를 감소시키는 방법을 사용한다. 제안하는 CABAC 부호화기는 0.18um 표준 셀 라이브러리를 이용하여 합성한 결과 35,463 게이트의 면적을 사용하였으며, 최대 180MHz까지 동작이 가능하고 입력 심벌 당 소요되는 사이클 수는 약 1에 가깝다.