• 방송공학회논문지
• /
• 제15권4호
• /
• pp.582-590
• /
• 2010

H.264/AVC 부호기에서 각 모드 결정에 사용되는 방법인 율-왜곡 최적화(RDO(Rate-distortion optimization))는 부호기의 높은 성능 향상을 보이지만 많은 계산량을 요구하는 문제점을 가진다. 이러한 계산량을 줄이기 위해 원본 영상의 각 블록에 DCT(Discrete Cosine Transform) 계수 분포를 통해 각 블록의 방향성을 예측하여 부호기의 RDO 수행에 참여하는 후보 모드 수를 줄이는 방법을 제안한다. 제안하는 방법은 H.264/AVC에 부호화 방법에 비해 적은 PSNR 손실 및 비트의 증가에도 불구하고 평균 68.40%의 부호기 속도 향상을 가진다.

• 반도체디스플레이기술학회지
• /
• 제14권1호
• /
• pp.51-53
• /
• 2015

H.264/AVC is international video coding standard, which shows improved code and efficiency than the existing video standards. H.264/AVC proposes data partitioning method that considerably to be an effective layering technique which separates important addressing data from the residual data. UEP(Unequal Error Protection) turbo code of H.264/AVC uses retransmission system to get the UEP effectively. However, Data partitioning system of H.264/AVC is inefficient method in turbo code of H.264/AVC. Based on this observation, we propose the new UEP turbo code algorithm that reconstructs input sequence of turbo code without retransmission system.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2005년도 추계종합학술대회
• /
• pp.687-690
• /
• 2005

H.264/AVC에서 압축 효율을 향상시키기 위해 사용된 entropy coding중에 CABAC(Context-based Adaptive Binary Arithmetic Coding)은 하드웨어 복잡도가 높고 bit-serial 과정에서 data dependancy가 존재하기 때문에 빠른 연산이 어렵다. 본 논문에서는 adaptive arithmetic encoder와 정규화 과정을 효율적으로 구성하여 각 입력 심벌이 정규화 과정의 반복횟수에 관계없이 고정된 cycle에 encoding이 되도록 하였다. 제안한 구조는 pipeline으로 구성하기 용이하며, 이 경우 매 cycle에 한 입력 심벌의 encoding이 가능하다.

• 한국통신학회논문지
• /
• 제30권5C호
• /
• pp.371-381
• /
• 2005

본 논문에서는 동영상의 실시간 부/복호화를 위한 하드웨어 기반의 CAVLC 엔트로피 부/복호화기 구조를 제안한다. H.264/AVC의 무손실 압축 기법인 내용기반 가변길이 부호화(Context-based Adaptive Variable Length Coding)는 이전 표준의 기법과 다른 알고리즘을 채용하여 높은 부호화 효율과 복잡도를 가지고 있다. 이를 하드웨어 구조로 설계하기 위하여 메모리 재사용 기법을 적용하여 리소스를 최적화 하였으며, 지금까지 제시된 여러 엔트로피 부/복호화 구조 중 휴대용 기기에 적합한 성능 대비 리소스를 가지는 구조를 선택하고 이를 병렬 처리 구조로 설계하여 부호화 성능을 향상시켰다. 구현된 전체 모듈은 Altera사의 Excalibur 디바이스를 이용하여 검증하고 삼성 STD130 0.18um CMOS Cell Library를 이용하여 합성 및 검증하였다. 이를 ASIC으로 구현할 경우 부호화기는 150Mhz 동작주파수에서 CIF 크기의 동영상을 초당 300프레임 이상 처리하며 복호화기는 140Mhz 동작주파수에서 CIF 크기의 동영상을 초당 250 이상 처리할 수 있다. 본 결과는 하드웨어 기반의 H.264/AVC 실시간 부호화기와 복호화기를 설계하기에 적합한 하드웨어 구조임을 보여준다.

• 대한전자공학회논문지SP
• /
• 제45권5호
• /
• pp.43-51
• /
• 2008

이 본문에서는 제안한 H.264/AVC 인코더의 서브 블록인 Inter prediction 블록, Intra prediction 블록, 디블로킹 필터블록, Transform & Quantization 블록에 대한 저전력 구조를 FPGA로 구현하였다. Inter/Intra prediction블록에서는 분산연산방식을 통해 가산기의 수륵 줄여 60.2%의 면적감소효과를 나타내었으며, 디블로킹 필터블록에서는 하드웨어 공유를 위한 MUX를 사용하여 덧셈연산의 수를 44.3%감소시켰다. 또한, Transform & Quantization 블록에 사용되는 곱셈연산을 CSD와 CSS방식으로 수행하여 면적을 그게 차지하는 곱셈기를 사용하지 않았다. 제안된 저전력 IP들을 사용하여 FPGA(Field Programmable Gate Array)와 ARM 프로세서 기반의 H.264/AVC 인코더를 구현하였다. Baseline Profile을 사용하였고 FPGA와 ARM프로세서가 연동하는 Platform으로 구현하였다. Platform을 사용한 H.264/AVC 인코더 구현을 통하여 제안된 각각의 저전력 IP들이 효율적으로 H.264/AVC 인코더 SoC에서 사용될 수 있음을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제44권6호
• /
• pp.42-49
• /
• 2007

H.264/AVC에서 압축 효율을 향상시키기 위해 사용된 엔트로피 코딩(entropy coding)중에 CABAC(Context-based Adaptive Binary Arithmetic Coding)은 하드웨어 복잡도가 높고 비트 시리얼 과정에서 데이터 의존도(data dependancy)가 존재하기 때문에 빠른 연산이 어렵다. 본 논문에서는 H.264/AVC에 사용되는 CABAC의 핵심부분의 이진 산술 부호화기 (binary arithmetic encoder)의 정규화 과정을 효율적으로 구성하여 각 입력 심벌 정규화 과정의 반복횟수에 관계없이 매 클럭에 입력 심벌이 부호화 되도록 하였다. 또한 제한된 하드웨어로 인해 발생하는 캐리 발생 문제를 처리기 위해 채택된 bistOutstanding을 127까지 처리할 수 있으며 동시에 입력 심벌을 지연(stall) 없이 부호화 할 수 있다. 3단 파이프라인으로 구성된 구조는 동부 아남 $0.18{\mu}m$ 표준 셀 라이브러리를 사용하여 합성한 결과 최대 290MHz로 동작한다.

• 한국정보통신학회논문지
• /
• 제9권7호
• /
• pp.1485-1490
• /
• 2005

가변 길이 부호는 오늘날 이미지 및 비디오에 관한 많은 국제 표준의 통합된 요소이다. 문맥 기반의 가변 길이 코팅(CAVLC)는 오늘날 주목받고 있는 JVT에서 채용되었다. 본 논문에서는 coeff_token 인코더, level 인코더, total_zero 인코더 및 run_before 인코더를 포함하는 CALVC 인코더 아키텍처를 설계한다. 설계된 CAVLC 인코더는 매 사이클마다 하나의 신택스 요소를 부호화할 수 있다. 자일링스 버텍스 1000e를 사용하여 구현한 결과 68MHz로 동작하는 것을 확인하였다. 따라서 본 논문의 CAVLC 인코더는 고속의 쓰루풋을 요하는 비디오 응용에 아주 적합할 것으로 사료된다.

• 한국항행학회논문지
• /
• 제18권6호
• /
• pp.600-608
• /
• 2014

본 논문에서는 CABAC (context adaptive binary arithmetic coding)를 하드웨어로 구현하기 위하여 병행설계 (co-design) 기법을 사용하였다. H.264/AVC의 부호기 전체를 C언어로 개발하고, CABAC만을 하드웨어 IP로 설계하고, H.264/AVC의 나머지 부분은 소프트웨어로 설계하였다. CABAC의 문맥모델러 부분을 하드웨어로 설계하여 연산값을 지속적으로 업데이트시킴으로써 메모리를 효율적으로 사용하고 스트림을 절감시키는 설계를 하였다. 설계된 IP는 Xilinx ML410 보드의 Virtex-4 FX60 FPGA에 다운로드하여 MicroBlaze CPU를 이용하여 H.264/AVC의 참조 소프트웨어인 JM과 연동하도록 설계하였다. 기능 시뮬레이션은 ModelSim을 이용하였다. 기존의 CABAC 하드웨어 모듈이 레지스터 레벨에서 설계하여 개발기간이 오래 걸리는데 비하여 본 논문의 설계 기법은 소프트웨어 엔지니어가 쉽게 하드웨어를 개발하는 것이 가능해지는 장점이 있으며 설계시간도 짧다. 또한, 동일한 방법으로 구현된 CAVLC 모듈과 Slice 사용량을 비교해볼 때, 1/3 이하로 감축됨을 보였다. 본 연구에서 제시한 개발 방법은 임베디드 환경에서 고성능 동영상 압축 부호화시 하드웨어 가속기가 필요한 부분을 설계할 때 유용할 것으로 보인다.

• 인터넷정보학회논문지
• /
• 제11권2호
• /
• pp.49-60
• /
• 2010

H.264/AVC 표준은 여러 가지 신기술들을 접목시킴으로써 기존의 동영상 표준들보다 한층 개선된 부호화 효율성을 제공한다.하지만, H.264/AVC 인코더의 향상된 부호화 기술은 그것의 전반적인 복잡도를 크게 증가시켰다. 따라서, 인코더의 복잡도 수준을 경감시키기 위한 최적화의 연구는 중대한 선결 과제이다. 특히, 움직임 추정 부분에 대한 계산량의 비율은 인코더의 작업시간을 크게 좌우한다. 본 논문에서는 완전 다이아몬드와 12각형을 기본 탐색 패턴으로 사용하고 특정한 임계기준치를 적용시킴으로써 효율적으로 정적 블록들을 스킵하는 다이아몬드 웹 격자 탐색 알고리즘을 제안한다. 실험 결과는 본 논문에서 제안된 기법이 기존의 UMHexagonS 알고리즘의 계산량을 12%까지 감소시키면서도 유사한 PSNR을 유지한다는 것을 보여준다.

• 방송공학회논문지
• /
• 제17권3호
• /
• pp.471-479
• /
• 2012

화면 내 예측 (intra prediction)은 H.264/AVC 참조 소프트웨어의 중요한 기술들 중의 하나 이지만, 커다란 부호화 복잡도를 가지고 있다. 이 문제를 해결하기 위하여 많은 고속 알고리즘이 제안되어 왔다. 본 논문에서는 H.264/AVC 부호화기의 높은 복잡도를 줄이기 위하여 서브 샘플링 (sub-sampling)된 화소들을 이용해 현재 블록의 에지 방향을 예측하는 고속 화면 내 예측 모드 선택 알고리듬을 제안한다. 제안한 알고리듬은 이전 알고리즘에 비해 H.264/AVC 부호화기의 복잡도를 줄일 뿐 아니라 부호화 성능을 향상 시키는 것을 보여준다. 실험결과는 제안한 알고리듬이 미미한 화질 열화와 비트 증가율을 가지면서 평균적으로 75.93% 만큼 부호화 시간을 줄이는 것을 보여준다.