• ETRI Journal
• /
• 제32권2호
• /
• pp.336-338
• /
• 2010

A macroblock-level deblocking method is proposed for H.264/AVC, in which blocking artifacts are effectively eliminated in the discrete cosine transform domain at the macroblock encoding stage. Experimental results show that the proposed algorithm outperforms conventional H.264 in terms of coding efficiency, and the bitrate saving is up to 5.7% without reconstruction quality loss.

• 방송공학회논문지
• /
• 제12권4호
• /
• pp.377-380
• /
• 2007

본 논문에서는 H.264/AVC에서 무손실 압축을 위하여 향상된 CABAC 엔트로피 부호화 방법을 제안한다. 0.264/AVC의 CABAC은 손실 압축을 지원하기 위해 개발되었기 때문에 무손실 압축에서 사용할 경우 압축 성능이 좋지 않다. 실제로 0.264/AVC Advanced 4:4:4 프로파일의 무손실 압축을 위한 엔트로피 부호화에도 기존의 방법을 수정 없이 그대로 사용하고 있기 때문에 엔트로피 측면에서 비효율성을 노출하고 있다. 따라서 0.264/AVC Advanced 4:4:4의 무손실 압축을 위해 잔여 신호의 통계적 특성을 고려한 이진화 방법을 제안하였다. 실험 결과, 제안된 방법은 기존의 무손실 부호화와 비교하여 약 3.4%의 비트율을 절약할 수 있었다.

• 전자공학회논문지 IE
• /
• 제47권2호
• /
• pp.21-26
• /
• 2010

본 논문에서는 H.264/AVC SE(Scalability Extension)의 부호화 효율을 향상시킬 수 있는 방법을 제안하였다. 제안한 방법은 율-왜곡 최적화 기법(Rate-Distortion Optimization, RDO)이 적용된 JM(Joint Model)의 FME(Fast Motion Estimation)를 대상으로 예측된 움직임 벡터의 방향성을 고려하여 탐색영역을 결정한 후 적용적인 후보 나선형 탐색을 수행한다. 다양한 영상들을 대상으로 실험한 결과 기존의 예측 방식에 최대 80%의 연산량을 줄일 수 있음을 확인하였다. 이에 따른 화질 열화는 평균 0.05dB-0.19dB에 불과하며, 압축률은 평균 0.58%의 미미한 감소를 보임으로써, 제안한 방법이 매우 효율적임을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제45권9호
• /
• pp.71-78
• /
• 2008

본 논문에서는 H.264AVC baseline 디코더를 ARM926EJ-S 코어를 탑재한 FPGA(XC4VLX60)기반의 타겟 보드와 임베디드용 Linux Kernel 2.4.26의 개발환경에서 SW/HW 분할을 통해 설계 및 구현하였다. 하드웨어 가속기로는 움직임 보상 모듈 디블록킹 필터 모듈, YUV2RGB 변환 모듈을 사용하였으며 AMBA 버스 프로토콜을 통하여 소프트웨어와 함께 동작한다. 참조 소프트웨어(JM 11.0)를 OS(Linux)상에서 하드웨어 가속 모듈을 추가하고 메모리 접근 등을 최소화함으로써 성능을 향상시키고자 노력하였다. 설계된 하드웨어 IP와 시스템은 여러 단계로 검증하였으며 시스템의 복호화 속도 개선을 도모하였다. QCIF (176$\times$144) 영상을 24MHz의 클록 주파수의 타겟 보드상에서 약 2 frames/sec의 결과를 얻었으며 타겟 보드의 주파수를 증가시키고 FPGA영역의 IP를 ASIC으로 구현하면 더 좋은 성능을 기대할 수 있다.

• 대한전자공학회논문지SP
• /
• 제44권1호
• /
• pp.26-39
• /
• 2007

H.264/AVC 표준은 기존의 부호화 기법보다 뛰어난 압축 성능 때문에 비디오 데이터의 압축과 전송에 널리 응용될 것으로 전망된다. 그러나 H.264/AVC 표준도 기존의 비디오 압축표준과 마찬가지로 가변길이부호화 방식을 따르기 때문에, 동영상을 부호화할 때 발생하는 데이터량은 시간의 흐름에 따라 큰 폭으로 변한다. 이 때문에 PSTN이나 ISDN 망과 같이 대역폭이 고정된 네트워크를 통해 비디오 비트 스트림을 전송하고자 할 경우에는 부호기로부터 출력되는 비트량을 제어할 필요가 있다. 본 논문에서는 전송율이 고정된 비디오 전송채널 환경에서 H.264/AVC 부호화 기법으로 압축된 영상 데이터를 전송할 때 장면전환에 효율적인 비트율 제어 방식을 제안한다. 즉, 제안하는 비트율 제어 방식은 장면 전환과 같이 움직임이 많은 부분에서는 이전 프레임과 현재 프레임간의 움직임 변화량을 예측하여 움직임의 양에 따라 2차원 RD 모델 식을 수정하여 프레임 단위로 비트량을 효율적으로 제어하는 방법이다. 또한 장면전환이 많은 영상일 경우에 버퍼의 넘침을 방지하기 위해서 효율적인 프레임 스킵 방법을 제안한다. 실험 결과는 화면간 움직임이 많은 영상의 경우, 기존의 비트량 제어 방법이 채널 전송에 부적합할 정도로 비트량을 초과하지만, 제안한 방법은 채널 전송에 적합하게 효율적으로 부호화한다. 또한 기존 비트율 방법보다 제안한 방법의 프레임 스킵 개수가 적어 화면간의 끊김 현상이 줄었다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2008년도 추계학술발표대회
• /
• pp.86-89
• /
• 2008

본 논문에서는 H.264/AVC 비디오의 고속 부호화를 구현 하기 위하여 인터 프레임 상에서 움직임 벡터의 상관관계를 이용한 빠른 인트라 모드 스킵 알고리즘을 보인다. 제안한 인트라 모드 스킵은 이웃 블록 사이의 움직임 벡터간의 상관관계와 이전 프레임의 매크로블록(Macroblock)의 모드를 이용하여 인트라 예측을 생략함으로써 계산량을 줄이는 방법이다. 새로운 물체가 나타나거나 복잡한 움직임을 보이는 매크로블록들이 인트라 모드로 결정될 확률이 높기 때문에, 주변블록의 분산을 이용하여 임계값을 계산하고, 현재 매크로블록의 분산값과 비교하여 조건에 맞는 매크로블록에 대해 인트라 예측을 생략한다. 또한 시간적 상관관계가 높은 이전 프레임의 같은 위치의 매크로블록의 모드가 인트라 모드로 선택 되었을 경우, 인트라 예측을 실행한다. 제안한 방법으로 실험하였을 때, 기존의 논문과 비교하여 부호화 시간이 평균 26.02% 정도 감소하였다.

• 방송공학회논문지
• /
• 제19권2호
• /
• pp.158-165
• /
• 2014

최신 동영상 압축 표준 기술인 HEVC (High Efficiency Video Coding)는 기존의 AVC/H.264와 비교하여 동일 화질 대비 약 2배의 높은 압축률을 보여준다. 하지만 이러한 성능을 얻기 위하여 복잡한 연산이 필요한 기법들을 많이 도입한 결과, HEVC의 시간 복잡도는 AVC/H.264보다 더욱 증가하게 되었다. 이러한 문제를 해결하기 위하여 다양한 고속 알고리즘 연구가 진행되고 있다. 본 논문에서는 HEVC에 구현된 RMD (Rough Mode Decision)의 결과와 MPM (Most Probable Mode)을 활용하여 고속화된 최적 예측 모드 결정 방법을 제안한다. 제안한 방법은 RMD 과정에서 계산한 예측 방향과 MPM 도출 과정에서 계산한 예측 방향을 비교하여 최적 예측 방향을 선정한다. 이 방법을 All-Intra 환경에서 실험한 결과, 평균 0.8%의 BD-rate 손실이 발생하였고 전체 부호화 실행 시간은 평균 26% 감소하였다.

• 전자공학회논문지CI
• /
• 제45권2호
• /
• pp.26-32
• /
• 2008

동영상 압축 기술은 오랜 기간 동안 연구되었으며 H.264/AVC는 최근에 사용되고 있는 동영상 압축 표준 중 가장 효율적인 동영상 압축 표준으로 알려져 있다. H.264/AVC의 베이스 프로파일에서는 무손실 압축과정으로 기존의 VLC(Variable Length Coding) 방식 대신에 압축 효율을 향상시킨 CAVLC(Context-Adaptive Variable Length Coding)라는 압축 방식을 사용한다. CAVLC 복호기는 기존의 VLC 보다 많은 VLC 표가 필요하기 때문에 하드웨어로 구현하기에는 많은 면적을 요구하게 되며 소프트웨어로 구현 시에는 표 탐색에 의해서 성능이 저하된다. 본 논문에서는 이러한 CAVLC 복호기의 소프트웨어에서의 성능 저하를 막기 위해서 VLC 표를 계층적으로 집단화하여 코드만으로 주소를 정하고 정해진 VLC 표를 한번만 참조하여 성능을 향상시키는 방법을 제안한다. 제안된 알고리즘은 C 언어로 모델링하였으며 ARM ADS1.2에서 컴파일하고 ARM9TDMI 프로세서 시스템을 Armulator를 이용하여 시뮬레이션하였다. 실험 결과, H.264/AVC 표준 참조 프로그램인 JM(Joint Model) 10.2 보다 약 80%의 수행 시간 단축을 보였으며 최근 논문에서의 산술연산 알고리즘보다 15%의 성능 향상을 보였다.

• ETRI Journal
• /
• 제33권2호
• /
• pp.155-162
• /
• 2011

The scalable extension of the H.264/AVC video coding standard (SVC) demonstrates superb adaptability in video communications. Joint source and channel coding (JSCC) has been shown to be very effective for such scalable video consisting of parts of different significance. In this paper, a new JSCC scheme for SVC transmission over packet loss channels is proposed which performs two-dimensional optimization on the quality layers of each frame in a rate-distortion (R-D) sense as well as on the temporal hierarchical structure of frames under dependency constraints. To compute the end-to-end R-D points of a frame, a novel reduced trellis algorithm is developed with a significant reduction of complexity from the existing Viterbi-based algorithm. The R-D points of frames are sorted under the hierarchical dependency constraints and optimal JSCC solution is obtained in terms of the best R-D performance. Experimental results show that our scheme outperforms the existing scheme of [13] with average quality gains of 0.26 dB and 0.22 dB for progressive and non-progressive modes respectively.

• 대한전자공학회논문지SP
• /
• 제44권4호통권316호
• /
• pp.51-59
• /
• 2007

본 논문에서는 H.264/AVC 엔트로피 부호화기의 베이스라인(Baseline)과 익스텐디드(Extended) 프로파일에서 사용되는 내용 기반 가변 길이 부호화(CAVLC: Context-based Adaptive Variable Length Coding)의 하드웨어 기반 복호화기 구조를 제안한다. 기존에 제안되었던 CAVLC 복호화기 하드웨어 구조는 5단계의 블록으로 설계되어 있고, 각 블록들이 유효비트를 얻기 위해서는 컨트롤러블록과 Accumulator블록을 거쳐 구해진다. 이때 레지듀얼 계수가 많을수록 이 과정을 여러 번 반복하게 되기 때문에 복호화 효율이 떨어진다. 본 논문에서는 이러한 유효비트를 구하는 과정을 줄이기 위해 2가지 방법을 제안한다. 한 가지 방법은 5단계로 이루어져 있던 블록을 4단계의 블록으로 줄이는 것이고 다른 한 가지 방법은 컨트롤러에 의한 덧셈 연산단계를 생략함으로써 블록별 유효비트를 효율적으로 구하는 것이다. 제안된 방법을 적용한 구조에 실험한 결과 하드웨어의 크기는 비슷하면서 하나의 매크로블록을 처리하는데 요구되는 평균 사이클 수가 기존의 방식보다 약 26% 줄었고 0.18um 표준 셀 라이브러리로 합성한 결과 14.2K 게이트를 가졌다.