• 제목/요약/키워드: Graph Layout

검색결과 58건 처리시간 0.02초

게이트 어레이의 자동 배치, 배선 시스템 (Automatic Placement and Routing System for Gate Array)

  • 이건배;정정화
    • 대한전자공학회논문지
    • /
    • 제25권5호
    • /
    • pp.572-579
    • /
    • 1988
  • In this paper, a system of automatic placement and routing for gate array layout design is proposed. In the placement stage, the circuit is partitioned and using the concept of min-cut slicing, and each partitioned module is placed, so that the routing density over the entire chip be uniformized and the total wiring length be minimized. In the global routing stage, the concept of the probabilistic routing density is introduced to unify the wiring congestions in each channel. In the detailed routing stage, the multi-terminal nets are partitioned into the two-terminal nets. The ordered channel graph is proposed which implies the vertical and the horizontal constranint graphs simultaneously. And using the ordered channel graph, the proposed routing algorithm assigns the signal nets to the tracks. Also the proposed placement and routing algorithms are implimented on IBM/PC-AT to construct PC-level gate array layout system.

  • PDF

IC 밀집화를 위한 최적기술에 대한 연구 (A Study on the Optimization Technique for IC Compaction Problem)

  • 이천희
    • 대한전자공학회논문지
    • /
    • 제26권6호
    • /
    • pp.115-123
    • /
    • 1989
  • 본 논문은 사용자가 정의한 stick도형으로부터 혼합된 정수 선형프로그래밍 문제를 공식화시키는 새로운 mask compaction 방법을 제시하였는데 이 혼합된 정수 프로그램을 풀므로써 밀집화되고 디자인 rule에 맞는 layout을 얻을 수 있다. 또한 constraint graph에서 최장경로 문제를 풀 수 있는 새로운 효율적인 알고리듬도 기술하였다.

  • PDF

논리회로 상호간의 연결도 검증 (Verification of Logic Gate Interconnection)

  • 정자춘;경종민
    • 대한전자공학회논문지
    • /
    • 제24권2호
    • /
    • pp.338-346
    • /
    • 1987
  • This paper describes a method for verifying whether a given geometrical layout correcdtly reflects the original logic level description. The logic description extracted from layout data was directly compadred with the original logic diagram generated at logic level design stage where the logic diagram is represented as a weighted multi-place graph. The comparison is based on graph isomorphism and error messages(error categories and locations)are invoked if any difference is found between the two logic descriptions. An efficient partitioning algorithm which consists of two steps, candidate selection and equal weight partitioning procedure, enables the entire verification process to occur in O(n log n) time.

  • PDF

A Metabolic Pathway Drawing Algorithm for Reducing the Number of Edge Crossings

  • Song Eun-Ha;Kim Min-Kyung;Lee Sang-Ho
    • Genomics & Informatics
    • /
    • 제4권3호
    • /
    • pp.118-124
    • /
    • 2006
  • For the direct understanding of flow, pathway data are usually represented as directed graphs in biological journals and texts. Databases of metabolic pathways or signal transduction pathways inevitably contain these kinds of graphs to show the flow. KEGG, one of the representative pathway databases, uses the manually drawn figure which can not be easily maintained. Graph layout algorithms are applied for visualizing metabolic pathways in some databases, such as EcoCyc. Although these can express any changes of data in the real time, it exponentially increases the edge crossings according to the increase of nodes. For the understanding of genome scale flow of metabolism, it is very important to reduce the unnecessary edge crossings which exist in the automatic graph layout. We propose a metabolic pathway drawing algorithm for reducing the number of edge crossings by considering the fact that metabolic pathway graph is scale-free network. The experimental results show that the number of edge crossings is reduced about $37{\sim}40%$ by the consideration of scale-free network in contrast with non-considering scale-free network. And also we found that the increase of nodes do not always mean that there is an increase of edge crossings.

공공데이터에 적합한 다양한 소셜 그래프 비주얼라이제이션 알고리즘 제안 (Social graph visualization techniques for public data)

  • 이만재;온병원
    • 한국HCI학회논문지
    • /
    • 제10권1호
    • /
    • pp.5-17
    • /
    • 2015
  • 최근 다양한 공공데이터가 개방되고 있으며, 적절한 데이터 마이닝과 시각화 알고리즘을 통해 일반 시민에게 서비스 되고 있다. 이를 통해 정부와 지방자치단체는 공공 정책의 투명성과 효율성을 널리 알릴 수 있을 뿐 아니라, 일반 사용자들이 개방된 공공데이터를 재가공하여 서비스함으로써 관련 산업의 성장을 이끌고 있다. 공공데이터의 최종 사용자는 일반 시민이기 때문에, 누구나 손쉽게 이해할 수 있도록 공공데이터를 적절히 시각화하는 것이 무엇보다 중요하다. 본 연구에서는 공공데이터 비주얼라이제이션의 중요성을 널리 알리기 위해, 일반 국민이 관심을 가질만한 공공데이터로 UN 회원국의 투표 데이터를 고려한다. 외교와 교육 목적으로 그 활용 가치가 높고 데이터를 쉽게 얻을 수 있는 장점이 있다. 또한 적절한 데이터 마이닝과 시각화 과정을 거친다면, 일반 사용자들이 유엔 회원국 간의 투표 성향에 대한 통찰력을 쉽게 얻을 수 있다. 유엔 투표 데이터를 시각화하기 위해서는, 회원국 간의 투표성향 유사도를 측정하고, 이를 바탕으로 소셜 그래프를 구현한다. 그리고 그래프 레이아웃 알고리즘을 적용하여 그래프를 화면에 렌더링 하게 된다. 기존 방법을 이용하여 소셜 그래프를 비주얼라이제이션 할 경우에 그래프의 복잡도가 증가하여 유엔 회원국 간의 투표성향을 파악하는데 큰 어려움이 있다. 이러한 문제를 개선하기 위해, 본 논문에서는 친구 매칭(Friend-Matching), 친구-라이벌 매칭(Friend-Rival Matching), 버블힙(Bubble Heap) 알고리즘들을 차례로 제안한 다. 제안된 알고리즘을 바탕으로, 기존 그래프 비주얼라이제이션을 개선하여 일반 사용자들이 손쉽게 유엔 회원국 간의 투표성향과 관련된 특정 패턴이나 통찰력을 얻는데 큰 도움을 줄 것이다. 또한 웹에서 동작하는 프로토타입을 구현하여, 누구나 방문하여 테스트를 할 수 있다. 웹 페이지 주소: http://datalab.kunsan.ac.kr/politiz/un/

디스크 기반 그래프 엔진의 입출력 성능 향상을 위한 그래프 오더링 (Improving the I/O Performance of Disk-Based Graph Engine by Graph Ordering)

  • 임근학;김정현;이은재;서지원
    • 정보과학회 컴퓨팅의 실제 논문지
    • /
    • 제24권1호
    • /
    • pp.40-45
    • /
    • 2018
  • 빅데이터와 소셜 네트워크의 발전과 더불어 거대한 그래프를 처리하는 연구도 활발하게 진행되고 있다. 최근 그래프 처리의 성능 향상을 위해 Gorder 라는 그래프 오더링 기법이 제안되었다. 이 기법은 메모리 상의 그래프 레이아웃을 변형하여 데이터 접근 패턴을 CPU 캐시에 적합하게 바꿈으로써 성능을 향상시킨다. 하지만 그래프 알고리즘의 캐시 지역성에만 초점을 두고 설계되었기 때문에 디스크 기반 그래프 엔진에서는 적합하지 않고 전처리 비용도 크다는 문제점이 있다. 제시한 문제점을 해결하기 위해, 본 논문에서는 새로운 그래프 오더링인 I/O Order를 제안하였다. I/O Order는 디스크 기반의 그래프 엔진에서 지역성 외에 입출력 부하를 고려하여 설계되었다. 또한, 오더링 비용을 줄이기 위해 간단한 scheme을 사용한다. 본 논문에서 제시된 I/O Order는 Gorder와 비교해 전처리 비용이 최대 9.6배 감소하였고 성능은 지역성이 낮은 그래프 알고리즘에서 Random 대비 최대 2배 이상 향상되었다.

마감공사 생산성 향상을 위한 리프트 카 최적배치 모델 (Optimum Layout Model of Lift Car for Improving Productivity in High-rise Building Exterior Finishing Work)

  • 이동민;임현수;김태훈;조훈희;강경인
    • 한국건축시공학회:학술대회논문집
    • /
    • 한국건축시공학회 2013년도 춘계 학술논문 발표대회
    • /
    • pp.171-172
    • /
    • 2013
  • An operation planning of lift car is crucial in tall building construction especially it's arrangement plans, because it is related with transportation distance of finishing materials affecting construction productivity. Since tall building construction, composed of complicating and huge plane have complex traffic lines of finishing materials, to determine the position of lift car empirically or intuitively has limits. Therefore this paper suggest an optimum layout model of lift car minimizing the transportation distance both at site-level and floor-level using Graph theory and Dijkstra algorithm.

  • PDF

반송기능을 고려한 FMC의 구성설계에 관한 연구 (The study on the interactive approach for the system layout design of Fexible manuafcturing cell)

  • 김장형
    • 한국정밀공학회지
    • /
    • 제3권2호
    • /
    • pp.16-27
    • /
    • 1986
  • The problems concerning FMC (Flexible manufacturing cell) system layout were treated in this paper. In fact, there being no clear definition about FMS (Flexible manufacturing system), it could be treated as the system adopting flexible-automation and FMS has been improving as a form of parts machining system. It was thought that the problems of combination of machine tool groups and parts family were important. Parts familly and machine tool groups were made up by means of multivariate analysis and the minimum trnsfer concept using correlation coefficient ($\rho$). And FMC system was layout by directional graph according to the FMS classifications.

  • PDF

다단 그래프 모델을 이용한 빠른 표준셀 배치 알고리즘 (A One-Pass Standard Cell Placement Algorithm Using Multi-Stage Graph Model)

  • 조환규;경종민
    • 대한전자공학회논문지
    • /
    • 제24권6호
    • /
    • pp.1074-1079
    • /
    • 1987
  • We present a fast, constructive algorithm for the automatic placement of standard cells, which consists of two steps. The first step is responsible for cell-row assignment of each cell, and converts the circuit connectivity into a multi-stage graph under to constraint that sum of the cell-widths in each stage of the multi-state graph does not exceed maximum cell-row width. Generatin of feed-through cells in the final layout was shown to be drastically reduced by this step. In the second step, the position of each cell within the row is determined one by one from left to right so that the cost function such as the local channel density is minimized. Our experimental result shows that this algorithm yields near optimal results in terms of the number of feed-through cells and the horizontal tracks, while running about 100 times faster than other iterative procedures such as pairwise interchange and generalized force directed relaxation method.

  • PDF

Three Color Algorithm for Two-Layer Printed Circuit Boards Layout with Minimum Via

  • Lee, Sang-Un
    • 한국컴퓨터정보학회논문지
    • /
    • 제21권3호
    • /
    • pp.1-8
    • /
    • 2016
  • The printed circuit board (PCB) can be used only 2 layers of front and back. Therefore, the wiring line segments are located in 2 layers without crossing each other. In this case, the line segment can be appear in both layers and this line segment is to resolve the crossing problem go through the via. The via minimization problem (VMP) has minimum number of via in layout design problem. The VMP is classified by NP-complete because of the polynomial time algorithm to solve the optimal solution has been unknown yet. This paper suggests polynomial time algorithm that can be solve the optimal solution of VMP. This algorithm transforms n-line segments into vertices, and p-crossing into edges of a graph. Then this graph is partitioned into 3-coloring sets of each vertex in each set independent each other. For 3-coloring sets $C_i$, (i=1,2,3), the $C_1$ is assigned to front F, $C_2$ is back B, and $C_3$ is B-F and connected with via. For the various experimental data, though this algorithm can be require O(np) polynomial time, we obtain the optimal solution for all of data.