• 한국시뮬레이션학회:학술대회논문집
• /
• 한국시뮬레이션학회 1997년도 춘계 학술대회 발표집
• /
• pp.36-38
• /
• 1997

본 논문은 gate-level timed circuits의 자동 합성과 검증에 대한 것으로, 동기 회 로는 디자인을 최적화하기 위해 합성 절차가 사용된 동안 설계서에 명시된 시간 정보에 속 한 비동기 회로의 일부로서 이 시스템은 열거된 일반적인 회로 작용과 시간의 요구 조건에 대해 설계를 해석한다. 이 설계는 영향을 미치는 상태 공간을 구하기 위해 정확하고 효과적 인 시간 해석 알고리즘을 사용해 해석할 수 있는 그래픽 표현으로 자동적으로 변환된다. 이 상태공간으로부터 합성 절차는 standard-cells과 gate-arrays와 같은 반 주문형 반도체로 매핑을 용이하게 하기 위해 기본 게이트만을 사용해 어려움을 해결하는 시간에 대한 회로 유도된다.

• 대한전자공학회논문지SD
• /
• 제40권6호
• /
• pp.379-383
• /
• 2003

Double-Gate MOSFET의 TSi변화에 따른 subthreshold 특성을 비교 분석하였다. Lightly-doped asymmetrical 소자의 경우에 symmetrical 소자에 비하여 subthreshold current가 TSi에 따라 급격하게 증가하는 현상을 발견하였으며 이는 낮은 depletion charge 때문에 TSi내의 전압분포가 linear한 특성을 갖는 것에 기인함을 밝혔다. 또한 이러한 현상을 설명할 수 있는 analytical equation을 유도하였으며 analytical equation 결과와 device simulation 결과를 비교하여 그 정확도를 검증하였다.

• 한국농공학회지
• /
• 제45권1호
• /
• pp.91-101
• /
• 2003

Boryeong Seadike located at southwestern seashore of Korean peninsula completed in 1997. Sluice gate operation can be an important factor to maintain lake water quality and reduce retaining time of pollutants within lake. The lake water quality simulation model, WASPS was adopted and tested to find out proper gate operation timing and discharge amount. From the simulation of sluice gate operation, the results showed that the later the time of discharge for loosing 1 day successively to 6 days, the better the quality of water. Discharge amount showed relatively minor changes of water quality. This means that pollutants flowed into lake from watershed do not have enough time to mix up with deep water when the gate opened at early time. About 3 days delay of discharge caused the dilution effect to stabilize the lake water quality in case of Boryeong freshwater lake.

• Transactions on Electrical and Electronic Materials
• /
• 제16권3호
• /
• pp.156-161
• /
• 2015

In this paper, we present simulation results obtained using SILVACO TCAD tools for a 3-D silicon on insulator (SOI) n-FinFET structure with a gate length of 8 nm at 300K. The effects of variations of the device’s key electrical parameters, such as threshold voltage, subthreshold slope, transconductance, drain induced barrier lowering, oncurrent, leakage current and on/off current ratio are presented and analyzed. We will also describe some simulation results related to the influence of the gate work function variations on the considered structure. These variations have a direct impact on the electrical device characteristics. The results show that the threshold voltage decreases when we reduce the gate metal work function Φ_m. As a consequence, the behavior of the leakage current improves with increased Φ_m. Therefore, the short channel effects in real 3-D FinFET structures can reasonably be controlled and improved by proper adjustment of the gate metal work function.

• 한국과학예술포럼
• /
• 제20권
• /
• pp.421-428
• /
• 2015

전기/하이브리드 자동차, 도금용 정루기 등에 들어가는 전력변환장치는 SCR, MOSFET, IGBT와 같은 스위칭 소자가 필수적으로 사용되며 이를 구동하기 위해서는 Gate Driver가 역시 필수적으로 사용된다. 본 논문에서는 대용량 전력변환장치에 사용되는 스위칭소자 SCR/IGBT를 구동하는데 필요한 Gate Driver를 제안한다. 제안된 Gate Driver는 4개의 BJT를 이용한 H-Bridge를 포함하며, 이는 입력된 DC 전력을 AC로 변환하여 Transformer를 통하여 Isolate 된 전원을 생성한다. 또한 Gate 제어 신호는 입력 전원과 Isolated된 전원이 연결된 Photo Coupler를 통해 Isolate된 제어 신호로 변환하여 실제 SCR/IGBT를 구동한다. 본 논문에서는 Simulation을 통해서 설계된 555 Timer를 통한 H-Bridge 동작을 검증하며 시제품을 제작하여 27V 50,000A 급의 도금용 정류기를 구동시켜 파형을 확인함으로써 제안된 Gate Driver의 타당성을 검증한다.

• 한국초전도ㆍ저온공학회논문지
• /
• 제5권1호
• /
• pp.44-47
• /
• 2003

There are several simulation programs in studying superconductor RSFQ (Rapid Single flux Quantum) electronic devices, which include WRspice, WinS, PSCAN, and JSIM. Even though different research groups use different simulation programs, it is not well known about which program gives the simulation results closer to the measurement values. In this work, we used both WRspice and WinS to simulate RSFQ OR gate and to compare the results from the different simulations. This comparison would help in deciding which program is better in the RSFQ circuit design. In the confluence buffer, which is the one of the main components of the DR gate, the measured bias margins were ${\times}23.2%$, while the margins from the simulations were ${\pm}35.56%$ from WRspice and it 53.1% from WinS. However, with the actual fabricated circuit parameters WRspice gave ${\pm}27%$. In WinS the circuit did not operate. We concluded that WRspice is more reliable.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제5권2호
• /
• pp.136-147
• /
• 2005

A theoretical design evaluation based on a hydrodynamic transport simulation of strained Si-SiGe on insulator (SSOI) type nMOSFETs is reported. Although, the net performance improvement is quite limited by the short channel effects, simulation results clearly show that the strained Si-SiGe type nMOSFETs are well-suited for gate lengths down to 20 nm. Simulation results show that the improvement in the transconductance with decreasing gate length is limited by the long-range Coulomb scattering. An influence of lateral and vertical diffusion of shallow dopants in the source/drain extension regions on the device performance (i.e., threshold voltage shift, subthreshold slope, current drivability and transconductance) is quantitatively assessed. An optimum layer thickness ($t_{si}$ of 5 and $t_{sg}$ of 10 nm) with shallow Junction depth (5-10 nm) and controlled lateral diffusion with steep doping gradient is needed to realize the sub-50 nm gate strained Si-SiGe type nMOSFETs.

• 대한전자공학회논문지SD
• /
• 제41권5호
• /
• pp.23-36
• /
• 2004

밀리미터파 대역용 고속 HEMT 소자 제작 및 개발을 위하여 0.l㎛ 이하의 T-게이트 길이를 형성하기 위한 전자빔 리소그래피 공정을 분석할 수 있는 새로운 몬테 카를로 시뮬레이터를 개발하였다. 전자빔에 의한 노광 공정 모델링을 위해 전자산란에 대한 몬데 카를로 시뮬레이션에서 다층 리지스트 및 다원자 타겟 기판 구조에서 리지스트에 전이되는 에너지를 효율적으로 계산하도록 내부 쉘 전자 산란과 에너지 손실에 대해 새로이 모델링하였다. 다층 리지스트 구조에서 T-게이트 형상을 얻기 위해서 보통은 재현성 문제로 각 리지스트에 대해 각기 다른 현상액을 사용하게 되는데, 3층 리지스트 구조에서의 전자빔 리소그래피 공정을 정확하게 시뮬레이션하기 위해 각기 다른 현상 모델을 적용하였다. 본 논문에서 제안 개발된 모델을 사용하여 HEMT 소자의 전자빔 리소그래피에 의한 0.l㎛ T-게이트 형성 공정을 시뮬레이션하고 SEM 측정 결과와 비교하여 T-게이트 형성 공정을 분석하였다.

• 한국방사선학회논문지
• /
• 제13권5호
• /
• pp.773-778
• /
• 2019

X-선을 이용한 영상은 진단에 필수적인 요소지만 영상에서의 noise발생이 불가피하다. 이를 보완하기 위해 환자의 피폭선량은 낮추면서 영상의 질은 높여주는 total variation (TV) 알고리즘이 제시되었다. 본 연구의 목적은 시뮬레이션을 통해 부가 여과판의 두께에 따라 방사선 영상 촬영 시 영상의 화질에 미치는 영향을 확인하고, TV 알고리즘의 유용성을 평가하는 것이다. 부가 여과판의 두께변화에 따른 각 알고리즘 적용 시 Geant4 Application for Tomographic Emission (GATE) 시뮬레이션 영상을 이용하여 Polymethylmethacrylate(PMMA) 팬텀의 실제 크기, 모양과 재질을 동일하게 하고 대조도 대 잡음비 (contrast to noise ratio, CNR)과 변동계수 (coefficient of variation, COV)값을 비교하였으며 그 결과 TV 알고리즘 적용 시 CNR 값이 가장 높고 COV 값이 가장 낮다는 것을 확인할 수 있었다. 또한, 모든 알고리즘에서 0 mmAl을 사용할 경우 가장 우수한 CNR과 COV값을 얻을 수 있었다.

• EDISON SW 활용 경진대회 논문집
• /
• 제2회(2013년)
• /
• pp.252-255
• /
• 2013

Nano MOS with $Er_2O_3/SiO_2$ double-layer gate dielectrics was demonstrated by EDISON Nanophysics software. Double-layer structure decreases the gate leakage current in two orders compared with $SiO_2$ single-layer gate dielectric.