• 제목/요약/키워드: Front-End

검색결과 1,022건 처리시간 0.031초

센서 기반 헤모글로빈의 산소 포화도 측정을 위한 아날로그 프런트 엔드 설계 기술 및 방법 (Analog Front-End Design Techniques and Method for Saturation of Hemoglobin with Oxygen Sensor)

  • 박세진;이호규;박종선;김철우
    • 전기전자학회논문지
    • /
    • 제18권1호
    • /
    • pp.172-178
    • /
    • 2014
  • 이 논문은 산소 포화도 측정을 위하여 설계되는 아날로그 프런트 엔드의 설계 기술 및 디자인 방법에 관한 것이다. 센서로부터 출력되는 데이터를 이용하여 산소포화도를 계산하기 위해서는 센서의 포토다이오드에서 흘려주는 전류 데이터를 전압 데이터로 바꿔주는 것이 필요하다. 설계된 아날로그 프런트 엔드는 센서로부터 출력되는 전류 데이터를 여러 가지 전압 이득을 가지는 형태로 후방의 아날로그 디지털 변환기에 전압을 전달하는 역할을 한다. 설계된 회로는 $0.11{\mu}m$ CMOS공정을 이용하여 설계되었으며, $0.174mm^2$의 면적을 차지한다.

UHF 대역 RFID 태그 칩을 위한 저전력 CMOS 아날로그 Front-End 회로 설계 (Design of a Low-Power CMOS Analog Front-End Circuit for UHF Band RFID Tag Chips)

  • 심현철;차충현;박종태;유종근
    • 대한전자공학회논문지SD
    • /
    • 제45권6호
    • /
    • pp.28-36
    • /
    • 2008
  • 본 논문에서는 UHF 대역 RFID 태그(tag) 칩을 위한 저전력 CMOS 아날로그 회로를 설계하였다. 설계된 아날로그 front-end 블록은 국제표준인 ISO/EC 18000-6C 표준규격을 따르며, 성능테스트를 위한 메모리 블록을 포함하고 있다. 모든 회로를 1V에서 동작하도록 하여 세부 회로들의 전력소모를 최소화 하였으며, 보다 적은 전류소모로 정확한 복조를 위해 전류 모드 슈미트 트리거를 이용한 ASK 복조기를 제안 하였다. 설계된 회로는 $0.18{\mu}m$ CMOS 공정을 이용하여 칩으로 제작되었으며, 측정결과 최소 $0.25V_{peak}$ 입력으로 동작 가능하였고, 1V 전원전압에서 $2.63{\mu}A$의 전류소모를 갖는다. 칩 면적은 $0.12mm^2$이다.

자동변환 LC 캘리브레이터를 이용한 SAW 필터 없는 GPS RX 프론트앤드 구현 (A SAW-less GPS RX Front-end using an Automatic LC Calibrator)

  • 김연보;문현원
    • 한국산업정보학회논문지
    • /
    • 제21권1호
    • /
    • pp.43-50
    • /
    • 2016
  • 본 논문에서 PVT 변환에 상관없이 거의 일정한 주파수 특성을 갖는 LC 수동 필터를 구현하기 위해 자동 변환 LC 캘리브레이터를 제안하다. 이를 이용하여 SAW 필터 없는 GPS 수신기 프론트엔드를 65nm CMOS 공정을 이용하여 구현하였다. 또한 자동 변환 LC 캘리브레이터에 필요한 신호를 제공하기 위한 새로운 이중 모드 저 잡음 증폭기의 구조를 제안하였다. 구현된 GPS 수신기 프론트엔드의 특성은 약 42.5 dB 전압 이득, 1.35dB 이하의 잡음 지수, 가장 최악 조건의 1710 MHz 블로커 신호에서 -24 dBm의 블로커 입력 P1dB 특성을 보이며 이 때 1.2 V 전원에 7 mA 전류를 소모한다.

생체신호 측정을 위한 아날로그 전단 부 회로 설계 (Analog Front-End Circuit Design for Bio-Potential Measurement)

  • 임신일
    • 전자공학회논문지
    • /
    • 제50권11호
    • /
    • pp.130-137
    • /
    • 2013
  • 본 논문은 생체신호 측정을 위한 저전력/저면적 AFE(analog front-end)에 관한 것이다. 제안된 AFE는 계측증폭기(IA), 대역 통과 필터(BPF), 가변 이득 증폭기(VGA), SAR 타입 A/D 변환기로 구성된다. 전류 분할 기법을 이용한 작은 gm (LGM) 회로와 고 이득 증폭기로 구성된 Miller 커패시터 등가 기술을 이용하여, 외부 수동소자를 사용하지 않고 AC-coupling을 구현하였다. 응용에 따른 BPF의 고역 차단 주파수 변화는 전압 조절기(regulator)를 이용한 출력 전압 변화를 이용하여 $g_m$을 변화하여 구현 시켰다. 내장된 ADC는 커패시터 분할 기법을 적용한 이중 배열 커패시터 방식의 D/A변환기와 비동기 제어 방식을 이용하여 저 전력과 저 면적으로 구현하였다. 일반 CMOS 0.18um 공정을 이용하여 칩으로 제작하였고, 전체 칩 면적은 PAD등을 모두 포함하여 $650um{\times}350 um$이다. 제안된 AFE의 전류 소모는 1.8V에서 6.3uA이다.

지역난방수 공급관 에어벤트 부식 파손 분석 (Corrosion Failure Analysis of Air Vents Installed at Heat Transport Pipe in District Heating System)

  • 이형준;채호병;조정민;김우철;정준철;김희산;김정구;이수열
    • Corrosion Science and Technology
    • /
    • 제19권4호
    • /
    • pp.189-195
    • /
    • 2020
  • Two air vents situated on a heat transport pipe in district heating system were exposed to the same environment for 10 years. However, one air vent was more corroded than the other. It also had a hole on the top of the front-end pipe. Comparative analysis was performed for these air vents to identify the cause of corrosion and establish countermeasures. Through experimental observation of the damaged part and analyses of powders sampled from air vents, it was found that corrosion was initiated at the top of the front-end pipe. It then spread to the bottom. Energy dispersive X-ray spectroscopy results showed that potassium and chlorine were measured from the corroded product in the damaged air vent derived from rainwater and insulation, respectively. The temperature of the damaged air vent was maintained at 75 ~ 120 ℃ by heating water. Rainwater-soaked insulation around the front-end pipe had been hydrolyzed. Therefore, the damaged air vent was exposed to an environment in which corrosion under insulation could be facilitated. In addition, ion chromatography and inductively coupled plasma measurements indicated that the matrix of the damaged front-end pipe contained a higher manganese content which might have promoted corrosion under insulation.

VHDL-to-C 사상을 위한 VHDL 컴파일러 전반부의 설계 (A deisgn of VHDL compiler front-end for the VHDL-to-C mapping)

  • 공진흥;고형일
    • 한국통신학회논문지
    • /
    • 제22권12호
    • /
    • pp.2834-2851
    • /
    • 1997
  • 본 논문에서는 VHDL '87 및 '93 LRM의 전체 사양을 지원하며 VHDL-to-C 사상의 전처리 과정을 수행하는 VHDL 컴파일러 전반부의 설계 및 구현에 대해서 논한다. VHDL 컴파일러 전반부는 I)VHDL의 계층적 구조체, 선언 영역 및 가시성, 다중 정의 및 동형 이의어, 병행적 다중 스택 구조를 표현하기 위해서 분석 터미널 데이터에 심볼 트리를 구성하였으며, 2) VHDL 고유의 객체, 타입 및 서브타입, 속성과 연산자 등을 나타내기 위한 구조체 및 지원 함수를 설계하였고, 3) VHDL의 병행문/순차문, 행위/구조 기술, 동기 메커니즘 등을 분석하여 VHDL-to-C 사상에 필요한 어의 정보를 구축하고, 4) VHDL 분석 과정에서 어의 데이터의 저장 및 검색이 효과적으로 이루어 지도록 어의 토큰 정의 및 어의 전파 기능 등을 설계하였다. Validation suite를 이용한 실험에서 VHDL 컴파일러 전반부는 LRM 전체 사양을 분석할 수 있음을 확인하였고, VHDL의 계층성/가시성/병행성/어의 검사 등을 효과적으로 처리하기 위해 설계 및 구현된 심볼 트리와 어의 토큰 등의 분석 데이터 모델에 대한 성능 분석 실험에서 VHDL컴파일러 전반부는20- 30%의 개선 효과를보였다.

  • PDF

OQL 질의 처리기를 위한 중첩 질의 구조 제거용 전위 모듈의 설계 및 구현 (Design and Implementation of an Unnesting Front-End Module for an OQL Query Processor)

  • 정승진;정진완;김형주
    • 한국정보과학회논문지:컴퓨팅의 실제 및 레터
    • /
    • 제6권1호
    • /
    • pp.11-20
    • /
    • 2000
  • ODMG의 표준 객체 질의어인 OQL을 비롯하여, 최근 여러 객체 질의어에서는 위치에 관계없이 select, from, where절 어디서나 중첩구조를 자유롭게 허용하여 여러가지 복잡하고 다양한 형태의 중첩 질의(nested query)를 표현할 수 있도록 하고 있다. 이러한 중첩 질의는 질의 처리기(query processor)의 성능에 중요한 영향을 끼치므로, OQL 질의 처리기에서는 다양한 형태의 중첩 질의를 최적화하는 방안을 반드시 마련하고 있어야 한다. 본 논문은 중첩 OQL 질의의 최적화 기능을 제공하는 중첩질의 구조 제거용 전위 모듈(unnesting front-end)을 설계, 구현하였으며, 이를 이용하여 중첩 질의 처리 능력을 가진 질의 처리기를 새롭게 구현하거나 이미 존재하는 질의 처리기를 확장하여 중첩 질의 처리 기능을 추가하고자 할 때, 중첩 구조 제거(unnesting)를 위한 구현자의 구현 부담을 최소화할 수 있도록 하였으며, 이는 중첩 질의 구조 제거용 전위 모듈에서 사용하는 대수 연사자와 질의 최적화 모듈에서 사용하는 대수 연사자(algebraic operator)를 분리함으로써 가능했다.

  • PDF

An Integrated Approach of CNT Front-end Amplifier towards Spikes Monitoring for Neuro-prosthetic Diagnosis

  • Kumar, Sandeep;Kim, Byeong-Soo;Song, Hanjung
    • BioChip Journal
    • /
    • 제12권4호
    • /
    • pp.332-339
    • /
    • 2018
  • The future neuro-prosthetic devices would be required spikes data monitoring through sub-nanoscale transistors that enables to neuroscientists and clinicals for scalable, wireless and implantable applications. This research investigates the spikes monitoring through integrated CNT front-end amplifier for neuro-prosthetic diagnosis. The proposed carbon nanotube-based architecture consists of front-end amplifier (FEA), integrate fire neuron and pseudo resistor technique that observed high electrical performance through neural activity. A pseudo resistor technique ensures large input impedance for integrated FEA by compensating the input leakage current. While carbon nanotube based FEA provides low-voltage operation with directly impacts on the power consumption and also give detector size that demonstrates fidelity of the neural signals. The observed neural activity shows amplitude of spiking in terms of action potential up to $80{\mu}V$ while local field potentials up to 40 mV by using proposed architecture. This fully integrated architecture is implemented in Analog cadence virtuoso using design kit of CNT process. The fabricated chip consumes less power consumption of $2{\mu}W$ under the supply voltage of 0.7 V. The experimental and simulated results of the integrated FEA achieves $60G{\Omega}$ of input impedance and input referred noise of $8.5nv/{\sqrt{Hz}}$ over the wide bandwidth. Moreover, measured gain of the amplifier achieves 75 dB midband from range of 1 KHz to 35 KHz. The proposed research provides refreshing neural recording data through nanotube integrated circuit and which could be beneficial for the next generation neuroscientists.

Quadrature VCO as a Subharmonic Mixer

  • Oh, Nam-Jin
    • International journal of advanced smart convergence
    • /
    • 제10권3호
    • /
    • pp.81-88
    • /
    • 2021
  • This paper proposes two types of subharmonic RF receiver front-end (called LMV) where, in a single stage, quadrature voltage-controlled oscillator (QVCO) is stacked on top of a low noise amplifier. Since the QVCO itself plays the role of the single-balanced subharmonic mixer with the dc current reuse technique by stacking, the proposed topology can remove the RF mixer component in the RF front-end and thus reduce the chip size and the power consumption. Another advantage of the proposed topologies is that many challenges of the direct conversion receiver can be easily evaded with the subharmonic mixing in the QVCO itself. The intermediate frequency signal can be directly extracted at the center taps of the two inductors of the QVCO. Using a 65 nm complementary metal oxide semiconductor (CMOS) technology, the proposed subharmonic RF front-ends are designed. Oscillating at around 2.4 GHz band, the proposed subharmonic LMVs are compared in terms of phase noise, voltage conversion gain and double sideband noise figure. The subharmonic LMVs consume about 330 ㎼ dc power from a 1-V supply.

End to End Business Process Management System using ebXML and Web service

  • Choi S.W.;Hwang J.G.
    • 대한원격탐사학회:학술대회논문집
    • /
    • 대한원격탐사학회 2004년도 Proceedings of ISRS 2004
    • /
    • pp.355-357
    • /
    • 2004
  • With the introduction to ebXML and web service related standards, enterprises struggle to adapt to the rapidly evolving technology to meet the complex needs of the enterprise customer. The ability to integrate and interoperate individual services within enterprise and with other enterprise's information technology infrastructure using standard-based business processes is an important element of business process management system. For over 25 years EDI has established VAN based solution of exchanging business information in electronic form. However EDI solutions are only accessible to large organizations due to the cost factor. Moreover lack of well accepted B2B business process standards is hindering the success of promoting interoperability between organizations of any size. ebXML work is focused on defining the standard B2B business process context and its runtime semantics in order to remove these hindrances. However ebXML framework does not recommend any particular implementation model to interact with enterprise internal system. This paper propose a end to end business process management architecture by applying ebXML in the front end of the enterprise system and using BPEL to integrate front end services into related services within enterprise.

  • PDF