• 전자공학회논문지A
• /
• 제30A권3호
• /
• pp.34-42
• /
• 1993

An analytic approach to wide-band amplification using simplified equivalent MESFET modeling has enabled an ultrabroad-band flat-gain amplifier from DC to microwave. The developed lossy-match ultrabroad-band amplifier operates as a RC coupled circuit in the low-frequency range and lossless impedance matching circuit in the microwave frequency range with gain compensation circuits. The reduced gain caused by external resistors is compensated using 2-stage cascade amplification, and the gain of designed unit is 12.5.+-.1dB from the vicinity of DC to 7GAz. The experimental gain characteristics are good agreement with computer simulated results. The input and output VSWRs are measured under 2:1 over the operating frequency range, and the gain goes down over 15dBrange with various gate bias voltages.

• 한국정보전자통신기술학회논문지
• /
• 제14권6호
• /
• pp.473-478
• /
• 2021

본 논문은 급증하는 무선통신, 자율주행자동차, 5G 무선통신 및 광대역 어플리케이션 등과 같이 다양한 방면에서 필요로 하는 광대역, 고이득 안테나 필요성에 따라 후면 주파수 선택 표면(FSS, Frequency Selective Surface)을 이용한 광대역 고이득 평면 사다리꼴 모노폴 안테나를 설계하였다. 제안된 안테나는 이중 금속층을 사용하여 기존의 주파수 선택 표면과 구조적인 차이점을 갖는다. 또한 기존의 안테나 설계에서 갖는 설계의 복잡함을 해결하기 위해 GA(Genetic Algorithms)과 HFSS(High Frequency Structure Simulator) 시뮬레이션을 사용하여 효율성을 증가시켰다. 이를 통해 3.52 GHz ~ 5.92 GHz의 넓은 대역폭과 전체 대역폭에서 10.5 dBi 이상의 이득을 유지하며, 5.1 GHz에서 11.8 dBi의 최고 이득을 갖는다. 기존 안테나와 비교하였을 경우 1.8 GHz의 36% 임피던스 대역폭이 2.4 GHz의 50% 임피던스 대역폭으로 향상되었으며, 이득의 경우 8.6 dBi 증가하는 것을 확인하였다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2018년도 전력전자학술대회
• /
• pp.354-355
• /
• 2018

Flywheel energy storage system (FESS) operates motor or generator by utilizing the stored kinetic energy in the rotating mass. Thus, the FESS can support the frequency control of the power system. However, the FESS is disabled when the rotor speed reaches to its minium value. Thus, the second frequency dip occurs in the power system. This paper proposes the frequency control scheme of FESS based on a variable gain depending on the rotor speed and frequency deviation. The proposed scheme prevents the second frequency dip because the variable gain decreases depending on the stored in the FESS. The performance of the proposed scheme is investigated for the IEEE 14-bus system.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1995년도 하계학술대회 논문집 C
• /
• pp.1108-1110
• /
• 1995

This paper presents a balanced CMOS complementary folded cascode OP-AMP topology that achieves improved DC gain using the gain boosting technique, a high unity-gain frequency and improved slew rate using the CMOS complementary cascode structure and a high PSRR using the balanced output stage. Bode-plot measurements of a balanced CMOS complementary folded cascode OP-AMP show a DC gain of 80dB, a unity-gain frequency of 110MHz and a slew rate of $274V/{\mu}s$(1pF load). This balanced CMOS complementary folded cascode OP-AMP is well suited for high frequency analog signal processing applications.

• 전기전자학회논문지
• /
• 제22권2호
• /
• pp.408-412
• /
• 2018

이 논문에서는 40nm CMOS 공정을 이용하여 제작된 26GHz 가변 이득 증폭기에 대한 연구를 수행하였다. 79GHz를 사용하는 자동차 레이더의 경우 주파수 특성상 회로 전체를 79GHz로 설계 및 매칭 하기 보다는 Down conversion 하여 낮은 주파수대역으로 구동하거나 Up conversion 전에 낮은 주파수 대역을 이용하는 것이 설계 및 구동에 유리하다. 실제적으로 TTD(True Time Delay)를 통해 시간지연을 이용하는 Phased Array System 의 경우에도 현재 기술로는 낮은 주파수로 Down conversion하는 것이 오차를 줄이고 실제적 시간지연을 구현하는데 좋다. 79GHz 주파수의 1/3인 26GHz 주파수 대역에서 동작하는 VGA(Variable Gain Amplifier)에 대하여 설계하였고 1-stage의 cascode amplifier 형태로 구성된 회로에서 VDD : 1V, Bias 0.95V, S11은 < -9.8dB(Mea. High gain mode), S22 <-3.6dB(Mea. High gain mode), Gain : 2.69dB(Mea. High gain mode), P1dB : -15 dBm (Mea. High gain mode) 로 설계되었다. Low gain mode 에서는 S11은 < -3.3dB(Mea. Low gain mode), S22 < -8.6dB(Mea. Low gain mode), Gain : 0dB(Mea. Low gain mode), P1dB : -21 dBm (Mea. Low gain mode)로 설계되었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 하계종합학술대회 논문집(2)
• /
• pp.137-140
• /
• 2002

This paper is proposed a 8-bit anolog to digital converter for CMOS image sensor. A anolog to digital converter for CMOS image sensor is required function to control gain. Proposed anolog to digital converter is used frequency divider to control gain. At 3.3 Volt power supply, total static power dissipation is 8mW and programmable gain control range is 30dB. The gain control range can be easily increased with insertion of additional flip-flop at divided-by-N frequency divider circuit.

• 전자공학회논문지
• /
• 제51권2호
• /
• pp.46-52
• /
• 2014

본 논문은 다중 이득 제어를 통하여 빠른 lock-time을 갖는 디지털 위상 주파수 검출기 회로를 제안한다. 기준신호와 피드백 신호의 위상 차이가 클 때, 위상 차이가 적으면서 lock에 근접했을 때, lock 이후의 세 경우에 따라 디지털 위상 동기 루프의 이득을 다르게 설정하여 lock-time을 효과적으로 줄일 수 있다. 시뮬레이션 결과를 통해 제안된 기법을 적용함으로써 기존의 단일 이득 제어 구조보다 lock-time을 약 100배 개선시킬 수 있음을 확인하였다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제16권5호
• /
• pp.675-681
• /
• 2016

A 41dB gain control range $6^{th}$-order band-pass receiver front-end (RFE) using CMOS switched frequency translated impedance (FTI) is presented in a 40 nm CMOS technology. The RFE consists of a frequency tunable RF band-pass filter (BPF), IQ gm cells, and IQ TIAs. The RF BPF has wide gain control range preserving constant filter Q and pass band flatness due to proposed pre-distortion scheme. Also, the RF filter using CMOS switches in FTI blocks shows low clock leakage to signal nodes, and results in low common mode noise and stable operation. The baseband IQ signals are generated by combining baseband Gm cells which receives 8-phase signal outputs down-converted at last stage of FTIs in the RF BPF. The measured results of the RFE show 36.4 dB gain and 6.3 dB NF at maximum gain mode. The pass-band IIP3 and out-band IIP3@20 MHz offset are -10 dBm and +12.6 dBm at maximum gain mode, and +14 dBm and +20.5 dBm at minimum gain mode, respectively. With a 1.2 V power supply, the current consumption of the overall RFE is 40 mA at 500 MHz carrier frequency.

• 한국통신학회논문지
• /
• 제17권1호
• /
• pp.68-79
• /
• 1992

고속 아날로그 시스템,위성통신시스템, video signal processing 및 processing 및 optical fiber interface 회로등에서 높은 전자이동도로 인하여 고주파 툭성이 우수한 GaAs 연산 증폭기는 필수적인 구성 요소이다. 하지만, 낮은 전달컨덕턱스 및 low frequency dispersion등의 현상 때문에 높은 전압이득을 얻을 수 없다는 단점을 가지고 있다. 따라서 본 논문에서는 GaAs MESFETfmf 이용한 증폭기의 이득을 증가시키기 위한 기법을 비교분석하고 기존의 전류미러와 새로운 구성의 전류 미러를 설계하여 회로의 안정화를 꾀하였다. 높은 차동전압이득을 얻기 위하여 단일 증폭기의 bootstrap 이득증가기법을 이용하여 차종입력 회로를 구성하였으며, 회로의 안정도 및 우수한 주파수 특성을 얻기 위하여 common mode feedback을 사용하였다. Pspice를 통한 시뮬레이션 결과 설계된 회로의 이득이 18.6dB 향상되었고 안정도 및 주파수 특성면에서 우수함을 확인할 수 있었다.

• 대한의용생체공학회:의공학회지
• /
• 제29권3호
• /
• pp.249-253
• /
• 2008

The indirect-contact ECG (IDC-ECG) was introduced by a prior study for daily non-intrusive measurements. To improve the signal quality and to extend the application area of IDC-ECG, close study of the frequency characteristics of the IDC-ECG is necessary. In this study, the frequency response of the active electrode for several sample clothes was measured under conditions of actual IDC-ECG measurement with human body. Higher gain in low frequency range than expected by prior study was observed. In addition to it, wide variation in gain according to the cloth type in the low frequency range was observed. Variation in gain caused by moisture variation in the clothes was also observed. This study shows that the parallel R-C connection is proper for electrode model and the resistive factor is influenced by moisture in the clothes. This study is the first that provides the frequency response of the electrode in the actual indirect-contact ECG measurement and it is expected that the results will be helpful to improve the indirect-contact ECG method.