• 제목/요약/키워드: Folding Fin

검색결과 4건 처리시간 0.021초

접는 날개에 대한 모드시험/해석결과 보정 (Modal teat/analysis result correlation of folding fin)

  • 양해석
    • 소음진동
    • /
    • 제6권3호
    • /
    • pp.305-315
    • /
    • 1996
  • Present paper aims at the correlation of modal characteristics of folding fin between test and analysis using an optimization theory. Folding fin is composed of a movable fin, a base fin, and many functional components related to the folding mechanism. Joint parts of folding fin in FEM are initially modeled as rigid elements resulting some difference between test and analysis in modal characteristics. Therefore, some equivalent springs representing joint parts are introduced to improve the FEM model. The springs were set as design variables, while the frequency difference between test and analysis was set as the object function. Bayesian procedure was ujsed for the minimization.

  • PDF

Folding-Interpolation 기법을 이용한 1.8V 6-bit 1GS/s 60mW 0.27$mm^2$ CMOS A/D 변환기의 설계 (Design of an 1.8V 6-bit 1GS/s 60mW CMOS A/D Converter Using Folding-Interpolation Technique)

  • 정민호;문준호;황상훈;송민규
    • 대한전자공학회논문지SD
    • /
    • 제44권11호
    • /
    • pp.74-81
    • /
    • 2007
  • 본 논문에서는, 1.8V 6-bit 1GSPS CMOS A/D 변환기를 제안한다. 제안하는 A/D 변환기는 저 전력소모를 위해 폴딩 구조의 A/D 변환기로 구현되었으며, 특히 전압구동 인터폴레이션 기법을 사용하여 전력소모를 최소화 하였다. 또한 전체 A/D 변환기의 전력소모 감소를 위해 새로운 폴더 감소회로를 제안하여 기존의 폴딩 A/D 변환기에 비해 폴더 및 프리앰프 수를 절반으로 줄였고, 새로운 프리앰프 평균화 기법과 폴딩에 적합한 레이아웃 기법을 제안하여 전체 A/D 변환기의 성능을 향상시켰다. 설계된 A/D 변환기는 1GSPS의 변환속도에서 500MHz의 ERBW를 가지며, 이때의 전력소모는 60mW이였다. 측정결과 INL은 $\pm$0.5 LSB, DNL은 $\pm$0.7 LSB 이내의 정적 특성을 보였으며 Fin=100MHz의 샘플링 300MHz에서 SNR=34.1dB의 동적 특성을 나타내었다. 제안하는 A/D 변환기는 0.18um CMOS공정으로 제작되었으며 ADC 코어의 유효 칩 면적은 $0.27mm^2$ 이다.

새로운 디지털 인코딩 기법을 적용한 8비트 1GS/s 프랙셔널 폴딩-인터폴레이션 ADC (A 8b 1GS/s Fractional Folding-Interpolation ADC with a Novel Digital Encoding Technique)

  • 최동귀;김대윤;송민규
    • 전자공학회논문지
    • /
    • 제50권1호
    • /
    • pp.137-147
    • /
    • 2013
  • 본 논문에서는 폴딩 구조에 저항열 인터폴레이션 기법을 적용한 1.2V 8b 1GS/s CMOS folding-interpolation A/D 변환기(ADC)에 대해 논한다. 기존 폴딩 ADC가 갖는 경계조건 비대칭 오차를 최소화하기 위해 홀수개의 폴딩 블록과 프랙셔널 폴딩 비율(fractional folding rate)을 사용하는 구조를 제안한다. 또한, 프랙셔널 폴딩기법을 구현하기 위해 덧셈기를 사용하는 새로운 디지털 인코딩기법도 제안한다. 그리고 iterating offset self-calibration 기법과 디지털 오차 보정 회로를 적용하여 소자 부정합과 외부 요인에 의한 노이즈 발생을 최소화하였다. 제안하는 A/D 변환기는 1.2V 0.13um 1-poly 6-metal CMOS 공정을 사용하여 설계 되었으며 $2.1mm^2$ 유효 칩 면적과(A/D 변환기 core : $1.4mm^2$, calibration engine : $0.7mm^2$), 350mW의 전력 소모를 나타내었다. 측정결과 변환속도 1GS/s에서 SNDR 46.22dB의 특성을 나타내었다. INL 과 DNL 은 자체보정회로를 통해 모두 1LSB 이내로 측정되었다.

이동식 플랫폼에서 발사되는 비행체의 날개 전개 공력 하중에 관한 연구 (A Study on Aerodynamic Loads of a Deploying Wing Launched from a Mobile Platform)

  • 이영환
    • 한국군사과학기술학회지
    • /
    • 제22권3호
    • /
    • pp.353-359
    • /
    • 2019
  • In this study, a aerodynamic loads prediction to design a deploying device of folded fin was introduced. In general, resultant flow conditions around the fin are used to obtain deploying moments and required energy. However, when it comes to the air vehicles launched from a mobile platform, more specific flow conditions can be provided. With the conditions, the design criteria can be calculated more realistically. In this study, therefore, aerodynamic moments induced by aerodynamic loads and energy required in deployment were calculated using wind-over-deck(WOD) velocity, combination of a platform velocity and a wind velocity. For the calculation, wind tunnel test was conducted on various angle of attack, side slip angles, and folding angles. It was found that the aerodynamic moments and the energy required in deployment using the non-uniform flow due to the velocity components were less than those using the uniform flow without the components.