• 공업화학
• /
• 제9권5호
• /
• pp.619-623
• /
• 1998

불화된 금속 산화물 촉매상에서 이염화메탄을 불화하여 이불화메탄을 합성하는 연구를 하였다. 실험 변수는 반응온도, HF/DCM (dichloromethane) 몰비, 접촉시간 그리고 촉매의 형태이었다. 촉매의 성능은 불화된 알루미나 보다는 크롬이 담지된 불화된 알루미나가 우수하였으며 크롬을 담지한 촉매에서 전처리 하지 않은 경우가 수소와 공기 분위기로 소성처리한 경우보다 더욱 우수하였다. 최적 반응 조건은 반응온도 $340^{\circ}C$, HF/DCM 몰비 5이상 그리고 접촉시간 20 초 이상이었다. 이들 조건에서 얻은 이불화메탄의 최대 수율은 80% 이상이었다. 특히 반응시간이 8시간까지 촉매의 활성 감소나 이불화메탄의 선택성의 감소가 나타나지 않았다.

• Journal of Electrochemical Science and Technology
• /
• 제13권2호
• /
• pp.269-278
• /
• 2022

Utilization of high-voltage electrolyte additive(s) at a small fraction is a cost-effective strategy for a good solid electrolyte interphase (SEI) formation and performance improvement of a lithium-rich layered oxide-based high-energy lithium-ion cell by avoiding the occurrence of metal-dissolution that is one of the failure modes. To mitigate metal-dissolution, we explored fluorinated dual-additives of fluoroethylene carbonate (FEC) and di(2,2,2-trifluoroethyl)carbonate (DFDEC) for building-up of a good SEI in a 4.7 V full-cell that consists of high-capacity silicon-graphite composite (15 wt% Si/C/CF/C-graphite) anode and Li_1.13Mn_0.463Ni_0.203Co_0.203O₂ (LMNC) cathode. The full-cell including optimum fractions of dual-additives shows increased capacity to 228 mAhg^-1 at 0.2C and improved performance from the one in the base electrolyte. Surface analysis results find that the SEI stabilization of LMNC cathode induced by dual-additives leads to a suppression of soluble Mn²⁺-O formation at cathode surface, mitigating metal-dissolution event and crack formation as well as structural degradation. The SEI and structure of Si/C/CF/C-graphite anode is also stabilized by the effects of dual-additives, contributing to performance improvement. The data give insight into a basic understanding of cathode-electrolyte and anode-electrolyte interfacial processes and cathode-anode interaction that are critical factors affecting full-cell performance.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 1995년도 제9회 학술발표회 논문개요집
• /
• pp.30-30
• /
• 1995

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2004년도 춘계학술대회 논문집 반도체 재료 센서 박막재료 전자세라믹스
• /
• pp.26-29
• /
• 2004

High density plasma fluorinated silicate glass (HDP FSG) is used as a gap fill film for metal-to-metal space because of many advantages. However, FSG films can cause critical problems such as bonding issue of top metal at package, metal contamination, metal peel-off, and so on. It is known that these problems are caused by fluorine penetration out of FSG film. To prevent it, FSG capping layers such like SRO (Silicon Rich Oxide) are needed. In this study, their characteristics and a capability to block fluorine penetration for various FSG capping layers are investigated. Normal stress and High stress due to denser film. While heat treatment to PETEOS caused lower blocking against fluorine penetration, it had insignificant effect on SiN. Compared with other layers, SRO using ARC chamber and SiN were shown a better performance to block fluorine penetration.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2004년도 하계학술대회 논문집 Vol.5 No.1
• /
• pp.300-303
• /
• 2004

To fill the gap of films for metal-to-metal space High density plasma fluorinated silicate glass (HDP FSG) is used due to various advantages. However, FSG films can have critical drawbacks such as bonding issue of top metal at package, metal contamination, metal peel-off, and so on. These problems are generally caused by fluorine penetration out of FSG film. Hence, FSG capping layers such like SRO(Silicon Rich Oxide) are required to prevent flourine penetration. In this study, their characteristics and a capability to block fluorine penetration for various FSG capping layers are investigated through FTIR analysis. FTIR graphs of both SRO using ARC chamber and SiN show that clear Si-H bonds at $2175{\sim}2300cm^{-1}$. Thus, Si-H bond at $2175{\sim}2300cm^{-1}$ of FSG capping layers lays a key role to block fluorine penetration as well as dangling bond.

• 한국전자파학회논문지
• /
• 제14권5호
• /
• pp.536-541
• /
• 2003

본 논문에서는 다이아몬드 표면에의 산소흡착을 억제함으로써 양호한 전기적특성을 가지는 다이아몬드 MISFET를 제작하기 위해 초고진공 프로세스(ultrahigh vacuum process)에 의해 A1/Ca $F_2$/diamond MISFET를 제작하였다. 박막반도체 다이아몬드의 표면도전층으로서는 불소종단에 의해 형성되는 표면 도전층을 이용하였다. 초고진공 프로세스에 의해 제작된 A1/Ca $F_2$/diamond MISFET로부터 상용화된 실리콘 MOSFET와 동등한 레벨인~$10^{11}$ /$cm^2$ eV의 저농도의 표면준위밀도가 관측되었고, 유효이동도 $\mu$ $e_{ff}$ 는 이제까지 발표된 박막반도체 다이아몬드 FET중 최고치인 300 $cm^2$/Vs 이었다. 본 논문에서는 또한 초고진공 프로세스에 의해 제작된 Al/Ca $F_2$/diamond MISFET를 이용하여 인버터회로(inverter circuit)를 제작하였으며, 고온고주파 환경에서 양호한 전기적 특성을 관찰하였다. 본 논문의 특징은 초고진공 프로세스에 의해 제작된 불소화 다이아몬드 박막반도체 MISFET에 관한 최초의 보고이며, 또한 다이아몬드 박막반도체 MISFET의 인버터회로(inverter circuit)동작에 관한 최초의 보고이다.다.