• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 1988년도 한국자동제어학술회의논문집(국내학술편); 한국전력공사연수원, 서울; 21-22 Oct. 1988
• /
• pp.16-20
• /
• 1988

This paper presents a new algorithm for solving the inverse kinematics in real-time applications. The end-tip movement of each link can be resolved into the basic resolution unit, .DELTA.l, which depends on link length, reduction ratio and resolution of the incremental encoder attached to the joint. When x- and y-axis projection of the end-tip movement are expressed in .DELTA.l unit, projectional increments .DELTA.x and .DELTA.y become -1, 0 or I by truncation. By using the incremental computation with these ternary value and some simple logic rules, a coordinate transformation can be realized. Through this approach, it should be noted that the floating-point arithmetic and the manipulation of trigonometric functions are completely eliminated. This paper demonstrates the proposed method in a parallelogram linkage type, two-link arm.

• 전자통신동향분석
• /
• 제32권6호
• /
• pp.57-65
• /
• 2017

Neural network based AI computing is a promising technology that reflects the recognition and decision operation of human beings. Early AI computing processors were composed of GPUs and CPUs; however, the dramatic increment of a floating point operation requires an energy efficient AI processor with a highly parallelized architecture. In this paper, we analyze the trends in processor architectures for AI computing. Some architectures are still composed using GPUs. However, they reduce the size of each processing unit by allowing a half precision operation, and raise the processing unit density. Other architectures concentrate on matrix multiplication, and require the construction of dedicated hardware for a fast vector operation. Finally, we propose our own inAB processor architecture and introduce domestic cutting-edge processor design capabilities.

• 전자공학회논문지
• /
• 제51권2호
• /
• pp.102-113
• /
• 2014

본 논문은 두 대의 카메라로 찍은 영상을 이용하여 사물의 3D 정보를 계산하는 스테레오 매칭(Stereo Matching) 기법의 전처리 과정에 관한 연구이다. 본 논문에서는 카메라 내부의 왜곡 및 두 카메라간의 정렬 문제로 인해 생긴 영상의 수직시차(vertical parallax)를 제거하기 위한 실시간 편위교정(Rectification) 하드웨어 설계 구조를 제안한다. 이를 위한 사전 단계로 J.Y Bouguet이 설계한 Matlab 툴박스를 이용해 영상의 보정 매개변수(calibration parameter)를 구한 후 Heikkila 와 Silven의 알고리즘을 기반으로 하여 편위교정 하드웨어를 설계하였다. 이때 결과 이미지의 정밀도를 높이기 위하여 Xilinx의 Core 생성기를 이용해 부동소수점 연산기를 생성하여 사용하였으며, 이를 통하여 룩업 테이블(Look-Up Table) 등을 사용하여 설계된 타 편위교정 하드웨어에 비해 높은 정밀도를 가지면서도 실시간으로 작동하는 편위교정 하드웨어를 설계할 수 있음을 확인하였다.

• International Journal of Naval Architecture and Ocean Engineering
• /
• 제5권2호
• /
• pp.179-187
• /
• 2013

Floating production storage and offloading (FPSO) facilities are used at most of the offshore oil fields worldwide. FPSO usage is expected to grow as oil fields move to deeper water, thus requiring the reliability and stability of mooring wires and risers in extreme environmental conditions. Except for the case of predictable attack angles of external loadings, FPSO facilities with turret single point mooring (SPM) systems are in general use. There are two types of turret systems: permanent systems and disconnectable turret mooring systems. Extreme environment criteria for permanent moorings are usually based on a 100-year return period event. It is common to use two or three environments including the 100-year wave with associated wind and current, and the 100-year wind with associated waves and current. When fitted with a disconnectable turret mooring system, FPSOs can be used in areas where it is desirable to remove the production unit from the field temporarily to prevent exposure to extreme events such as cyclones or large icebergs. Static and dynamic mooring analyses were performed to evaluate the stability of a spider buoy after disconnection from a turret during cyclone environmental conditions.

• 한국결정학회지
• /
• 제7권2호
• /
• pp.147-155
• /
• 1996

할로겐 램프를 열원으로 이용하는 결정성장장치인 부유대역융로를 제작하여 고온초전도체 Bi2Sr2CaCu2O8의 성장에 이용하였다. 제작된 결정성장장치는 할로겐 램프를 초점에 위치시키기 위한 holder unit, 1kW의 할로겐 램프로서 최대 1800℃까지 사용이 가능한 image furnace, 냉각장치, 원료 물질을 공급하는 feeding unit, 성장된 단결정을 인상하는 pulling unit, 그리고 2mm/hr - 40mm/hr의 속도로 상하 이동 및 15rpm -120rpm의 회전이 가능한 제어부 등으로 구성되었다. 300W의 할로겐 램프를 이용하여 Bi2Sr2CaCu2O8 fiber를 성장시켰으며 성장된 fiber는 XRD, SEM, EDS 등으로 분석하였다. 성장조건은 공기분위기에서 성장속도 3∼4mm/hr, 상·하부축 회전속도 20∼25 rpm이었으며 성장된 fiber는 Bi2Sr2CaCu2O8 기지 내에 (Sr,Ca)CuO2 및 (Sr,Ca)2CuO3의 2차상을 포함하고 있었다.

• 한국정보과학회논문지:시스템및이론
• /
• 제31권1_2호
• /
• pp.135-143
• /
• 2004

3차원 그래픽 가속기는 지오메트리 처리(geometry processing)와 레스터라이져(rasterizer)로 구성된다. 본 논문에서는 지오메트리 처리를 고속으로 수행할 수 있는 벡터 형태의 처리 구조(VGE)를 제안하였다. 특히 기존의 부동소수점을 계산할 수 있는 구조에 4개의 FADD, FMUL, 128개의 벡터 레지스터를 추가하여 지오메트리 연산을 가속했으며 VGE와 비슷한 H/W 비용을 갖는 Hitachi의 SH4와 비교했을 때 평균 4.7배의 성능향상을 보였다. 또한 성능 평가를 위해 범용프로세서 시뮬레이터인 Simplescalar 를 수정하여 시뮬레이터를 제작했으며 Viewperf Benchmark를 입력으로 사용하였다.

• 대한임베디드공학회논문지
• /
• 제14권1호
• /
• pp.33-41
• /
• 2019

We propose an embedded solution to design a high-speed and high-accuracy 16bit analog-digital signal processing interface for the control systems using various external analog signals. Choosing TMS320F28377D micro controller unit (MCU) featuring high-performance processing in the 32-bit floating point operation, low power consumption, and various I/O device supports, we design and build the proposed system that supports both 16-bit analog-digital converter (ADC) interface and high precision digital-analog converter (DAC) interface. The ADC receives voltage-level differential signals from fully differential amplifiers, and the DAC communicates with MCU through 50 MHz bandwidth high-fast serial peripheral interface (SPI). We port the boot loader and device drivers to the implemented board, and construct the firmware development environment for the application programming. The performance of the entire implemented system is demonstrated by analog-digital signal processing tests, and is verified by comparing the test results with those of existing similar systems.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2004년도 ICCAS
• /
• pp.1254-1258
• /
• 2004

This paper presents of position control of Permanent Magnet Synchronous Motor (PMSM) the implementation with Field Programmable Gate Array (FPGA) is proposed. Cascade control with inner loop as a current control and an outer loop as a position control is chosen for simplicity and fast response. FPGA is a single chip (single processing unit), which will perform the following tasks: receive and convert control signal, create a reference current signal, control current and create switch signal and act as position controller in a addition of zero form. The 10 kHz sampling frequency and 25 bit of floating point data are defined in this implementation.The experimental results show that the performance of FPGA based position control is comparable with the hardware based position control, with the advantage of control algorithm flexibility

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2005년도 추계종합학술대회
• /
• pp.663-666
• /
• 2005

The geometry stage, which performs the transformation and lighting operations of vertices, became the critical part in 3D graphics pipeline. In this paper, we have planned and designed the Geometry Processor for the better and more efficient way to process the real-time 3D using the floating point unit. We also designed a verification system for Geometry engine. It is implemented with Xilinx-Virtex2 and Visual C++.NET. In the Synopsis, we confirmed 100 MHz performance and 137107 cell area of Geometry Engine.

• 한국위성정보통신학회논문지
• /
• 제10권2호
• /
• pp.115-120
• /
• 2015

지금까지 저궤도 위성의 자세제어 SW는 자세제어 연산을 위해서 CPU Resource로 있는 FPU를 사용하였으며, 이 결과 SW Throughput의 상당 부분이 행렬 곱셈 연산에 사용 되었다. 향후 위성에서 제어 주기가 더 짧아지고, 연산 량이 증가하면, 심각한 영향을 받을 수 있기 때문에 곱셈 전용 HW구현이 필요하게 되었다. 본 논문에서는 부동소수점 행렬 곱셈을 전용으로 수행하는 HW를 구현 및 성능 측정을 수행한 결과를 제시하며 추가적인 성능 향상을 위한 방법들과 향후 과제를 언급한다.