• 대한용접접합학회:학술대회논문집
• /
• 대한용접접합학회 2007년 추계학술발표대회 개요집
• /
• pp.223-226
• /
• 2007

본 연구에서는 Ag anisotropic conductive adhesive(ACA)의 종류, 경화 조건 및 안테나 패턴의 재질에 따른 flip chip bonding된 RFID die의 접합부 신뢰성이 조사되었다. 접합강도 측정에 의하여 접합강도가 최적화되는 공정 시간을 결정할 수 있었으며, 그러한 최적의 공정조건에서는 paste-type Ag ink로 인쇄된 안테나 상에서의 RFID die의 접합강도가 Cu 재질 안테나에 비해 상대적으로 높게 측정됨을 알 수 있었다. RFID tag의 인식거리 측정 시험을 통하여 적절한 경화 조건이 적용된다면 안테나의 재질이 인식거리 변화에 가장 주요한 영향을 미치는 인자임을 알 수 있었다. 아울러 Cu 안테나 패턴은 RFID die의 접합 과정에서 곡률을 가지며 휘어지면서 인식거리와 관련된 long-tem reliability를 악화시킬 수 있음을 관찰할 수 있었다.

• Journal of Welding and Joining
• /
• 제20권6호
• /
• pp.789-795
• /
• 2002

The self-aligning effect is useful in the electronic packaging because it compensates the positional errors occurred in flip chip placement. The solder shapes are predicted in this work either by minimizing the energy of the solder profile using the second-order polynomials or by the Surface Evolver program. The restoring forces and spring constants in vertical and horizontal directions are calculated to estimate the self-aligning effect. The calculated results using the second-order polynomial are similar to those using the Surface Evolver in the vertical direction. However, significant discrepancy between the results using the polynomial and Surface Evolver occurs in the horizontal direction. The assumption of the circular cross-section of the solder joint appears to cause the discrepancy. As the horizontal restoring force and spring constant are smaller than those in the vertical direction, larger aligning error can be resulted in the horizontal direction.

• 한국전기전자재료학회논문지
• /
• 제14권11호
• /
• pp.874-878
• /
• 2001

Solder bump was electroplated on wafer for flip chip application. The process is as follows. Ti/Cu were sputtered and thick PR was formed by several coating PR layer. Fine pitch vias were opened using via mask and then Cu stud and solder bump were electroplated. Finally solder bump was formed by reflow process. In this paper, we opened 40㎛ vias on 57㎛ thick PR layer and electroplated solder bump with 70㎛ height and 40㎛ diameter. After reflow process, we could form solder bump with 53㎛ height and 43㎛ diameter. In plating process, we improved the plating uniformity within 3% by using ring contact instead of conventional multi-point contact.

• 한국산업융합학회 논문집
• /
• 제12권4호
• /
• pp.215-219
• /
• 2009

A packaging technology based on flip-chip bonding and Pb-free solder for silicon pressure sensors on printed circuit board (PCB) is presented. First, the bump formation process was conducted by Pb-free solder. Ag-Sn-Cu solder and the pressed-screen printing method were used to fabricate solder bumps. The fabricated solder bumps had $189-223{\mu}m$ width, $120-160{\mu}m$ thickness, and 5.4-6.9 standard deviation. Also, shear tests was conducted to measure the bump shear strength by a Dage 2400 PC shear tester; the average shear strength was 74 g at 0.125 mm/s of test speed and $5{\mu}m$ shear height. Then, silicon pressure sensor packaging was implemented using the Pb-free solder and bump formation process. The characteristics of the pressure sensor were analogous to the results obtained when the pressure sensor dice are assembled and packaged using the standard wire-bonding technique.

• 마이크로전자및패키징학회지
• /
• 제14권3호
• /
• pp.7-13
• /
• 2007

광통신용 광모듈에서 광소자와 광섬유 또는 도파로를 정밀하게 정렬 및 접합하기 위하여 플립칩본딩 방법 이 널리 이용되고 있다. 이때 광소자를 정확한 위치에 정렬시키기 위하여 기판과 광소자 양쪽에 정렬용 마크를 제작하고 플립칩본더 등을 사용하여 정렬마크를 관찰하며 광소자를 정렬 및 본딩하게 된다. 본 연구에서는 이러한 정렬마크의 제작비용을 줄이고 광섬유와 수광소자(PD 칩)의 수동정렬을 용이하게 하기 위하여 He-Ne 레이저(파장 633nm)인 가시광을 이용한 정렬 및 플립칩본딩 방법을 연구하였다. 광섬유에서 방출되는 레이저 광을 육안으로 관찰하면서 수광소자를 정렬하므로써 패키징에 소요되는 시간과 경비를 절감하고 광모듈의 저가격화를 실현 할 수 있는 새로운 방법이다. 광섬유에 가공되어 있는 V-노치를 경유하여 가시광이 광섬유에 대해 직각방향으로 방출되고 이것을 수광소자와 정렬하는 방법이다. 본 연구결과 광정렬을 위해 입사된 633 nm파장의 가시광 레이저와 통신용 레이저인 1550 nm 파장사이의 파장 차이에 의한 광경로 차이는 약 4m으로 무시가능하고 최대 광세기 지점에서 ${\pm}20\;{\mu}m$ 범위내에서는 광결합효율 변화는 약 2%이었으며 최대 광결합효율은 약 23.3%이었다.

• 한국정밀공학회지
• /
• 제20권10호
• /
• pp.183-190
• /
• 2003

Major device failures such as die cracking, interfacial delamination and warpage in flip chip packages are due to excessive heat and thermal gradients- There have been significant researches toward understanding the thermal performance of electronic packages, but the majority of these studies do not take into account the combined effects of thermo-mechanical interactions of the different package constituents. This paper investigates the thermo-mechanical performance of flip chip package constituents based on the finite element method with thermo-mechanically coupled elements. Delaminations with different lengths between the silicon die and underfill resin interfaces were introduced to simulate the defects induced during the assembly processes. The temperature gradient fields and the corresponding stress distributions were analyzed and the results were compared with isothermal case. Parametric studies have been conducted with varying thermal conductivities of the package components, substrate board configurations. Compared with the uniform temperature distribution model, the model considering the temperature gradients provided more accurate stress profiles in the solder interconnections and underfill fillet. The packages with prescribed delaminations resulted in significant changes in stress in the solder. From the parametric study, the coefficients of thermal expansion and the package configurations played significant roles in determining the stress level over the entire package, although they showed little influence on stresses profile within the individual components. These observations have been implemented to the multi-board layer chip scale packages (CSP), and its results are discussed.

• 한국전자파학회논문지
• /
• 제24권12호
• /
• pp.1120-1127
• /
• 2013

본 논문에서는 칩온웨이퍼(Chip on Wafer: CoW) 공정기술을 이용한 새로운 칩온칩(Chip on Chip: CoC) 플립칩 범프 구조들을 제안하여 설계, 제작하고, 초고주파 영역에서의 응답 특성을 분석하였다. Cu 필러(Pillar)/SnAg, Cu 필러/Ni/SnAg의 기존 범프들, 그리고 SnAg, Cu 필러/SnAg, Cu 필러/Ni/SnAg를 Polybenzoxazole(PBO)로 보호한 새로운 범프들을 구성하여 웨이퍼의 $2^{nd}$ Polyimide(PI2) 층의 도포 유무에 따라 10가지 형태의 CoC 샘플들을 구조 설계하였고, 20 GHz까지의 주파수 특성이 고찰되었다. 측정 결과를 고려할 때 PI2 층이 도포된 소자들이 본 실험에 사용된 배치 플립칩 공정에 더 적합함을 알 수 있었고, 18 GHz에서 평균 0.14 dB의 삽입 손실을 보였다. 미세 패드 간격을 가지는 칩의 패키지 용도로 새로 개발된 범프들의 삽입 손실(0.11~0.14 dB)은 기존 범프들의 삽입 손실(0.13~0.17 dB)과 비교해 18 GHz까지 유사한 성능을 보이거나, 다소 좋은 특성을 보여 높은 집적도를 요구하는 다양한 초고주파 패키지에 활용될 수 있음이 확인되었다.

• 마이크로전자및패키징학회지
• /
• 제20권4호
• /
• pp.53-58
• /
• 2013

An innovative packaging solution, Flip Chip with Copper (Cu) Column bond on lead (BOL) Enhanced Process (fcCuBE$^{(R)}$) delivers a cost effective, high performance packaging solution over typical bond on capture pad (BOC) technology. These advantages include improved routing efficiency on the substrate top layer thus allowing conversion functionality; furthermore, package cost is lowered by means of reduced substrate layer count and removal of solder on pad (SOP). On the other hand, as electronic packaging technology develops to meet the miniaturization trend from consumer demand, reliability testing will become an important issue in advanced technology area. In particular, electromigration (EM) of flip chip bumps is an increasing reliability concern in the manufacturing of integrated circuit (IC) components and electronic systems. This paper presents the results on EM characteristics on BOL and BOC structures under electrical current stressing in order to investigate the comparison between two different typed structures. EM data was collected for over 7000 hours under accelerated conditions (temperatures: $125^{\circ}C$, $135^{\circ}C$, and $150^{\circ}C$ and stress current: 300 mA, 400 mA, and 500 mA). All samples have been tested without any failures, however, we attempted to find morphologies induced by EM effects through cross-sectional analysis and investigated the interfacial reaction characteristics between BOL and BOC structures under current stressing. EM damage was observed at the solder joint of BOC structure but the BOL structure did not show any damage from the effects of EM. The EM data indicates that the fcCuBE$^{(R)}$ BOL Cu column bump provides a significantly better EM reliability.

• 한국방사선학회논문지
• /
• 제8권7호
• /
• pp.371-376
• /
• 2014

CdTe 멀티에너지 X선 영상센서와 ROIC를 패키징 하기 위한 flip chip bump bonding, Au wire bonding 및 encapsulation 공정조건을 개발하였으며 성공적으로 모듈화 하였다. 최적 flip chip bonding 공정 조건은 접합온도 CdTe 센서 $150^{\circ}C$, ROIC $270^{\circ}C$, 접합압력 24.5N, 접합시간 30s일 때이다. ROIC에 형성된 SnAg bump의 bonding이 용이하도록 CdTe 센서에 비하여 상대적으로 높은 접합온도를 설정하였으며, CdTe센서가 실리콘 센서에 비하여 쉽게 파손되는 것을 고려하여 접합압력을 최소화하였다. 패키징 완료된 CdTe 멀티에너지 X선 모듈의 각각 픽셀들은 단락이나 합선 등의 전기적인 문제점이 없는 것을 X선 3D computed tomography를 통해 확인할 수 있었다. 또한 Flip chip bump bonding후 전단력은 $2.45kgf/mm^2$ 로 측정되었으며, 이는 기준치인 $2kgf/mm^2$ 이상으로 충분한 접합강도를 가짐을 확인하였다.

• 마이크로전자및패키징학회지
• /
• 제30권4호
• /
• pp.98-104
• /
• 2023

대기 중 구리-구리 플립칩(flip-chip) 접합을 위해 제안된 효율적 공정의 실현 가능성을 평가하고자 구리(Cu) 필라(pillar) 상 다공성 구리층의 형성 및 액상 환원제 투입 후 열압착 접합을 실시하였다. 구리 필라 상 다공성 구리층은 아연(Zn) 도금-합금화 열처리-선택적 아연 에칭(etching)의 3단계 공정으로 제조되었는데, 형성된 다공성 구리층의 두께는 평균 약 2.3 ㎛였다. 본 플립칩 접합은 형성 다공성 구리층에 환원성 용제를 침투시킨 후, 반건조 과정을 거쳐 열압착 소결접합으로 진행하였다. 용제로 인한 구리 산화막의 환원 거동과 함께 추가 산화가 최대한 억제되면서 열압착 동안 다공성 구리층은 약 1.1 ㎛의 두께로 치밀해지며 결국 구리-구리 플립칩 접합이 완수되었다. 그 결과 10 MPa의 가압력 하에서 대기 중 300 ℃에서 5분간 접합 시 약 11.2 MPa의 접합부 전단강도를 확보할 수 있었는데, 이는 약 50% 이하의 필라들만이 접합된 결과로서, 공정 최적화를 통해 모든 필라들의 접합을 유도할 경우 20 MPa 이상의 강도값을 쉽게 얻을 수 있을 것으로 분석되었다.