• 한국공간정보시스템학회 논문지
• /
• 제11권2호
• /
• pp.133-142
• /
• 2009

최근 무선 인터넷이 발전하고 모바일 단말기 사용이 증가함에 따라 위치 기반 서비스(LBS: Location Based Service)에 대한 요구가 증가되고 있으며, 모바일 단말기 환경에서 효율적인 위치 기반 서비스를 제공하기 위해 공간 데이타를 저장 및 관리하는 공간 인덱스의 연구가 필수적으로 요구되고 있다. 플래시 메모리는 모바일 단말기에서 대용량의 공간 데이타를 효율적으로 저장하기 위한 보조 저장 장치로 많이 사용된다. 그러나 플래시 메모리에 기존 공간 인덱스를 그대로 적용할 경우 빈번한 노드 갱신에 의한 쓰기 연산 증가로 인덱스 성능이 저하된다. 이러한 문제점을 해결하고자 최근 플래시 메모리 기반 공간 인덱스가 연구되고 있지만 버퍼와 플래시 메모리의 공간 활용도가 낮아 효율성이 떨어지는 문제점이 있다. 따라서, 본 논문에서는 기존의 플래시 메모리 기반 공간 인덱스들의 문제점을 해결하기 위해 노드 압축 기법과 쓰기 연산 지연 기법을 적용한 FR-Tree(Flash-Memory based R-Tree)를 제안하였다. FR-Tree의 노드 압축 기법은 공간 데이타의 MBR(Minimum Bounding Rectangle)을 상대 좌표값과 MBR 크기 값을 이용해 압축함으로써 플래시 메모리의 공간 활용도를 높였다. 그리고 쓰기 연산 지연 기법은 공간 데이타의 삽입, 갱신, 삭제시 플래시 메모리에 저장된 공간 인덱스에 바로 반영하지 않고 버퍼에 임시적으로 저장한 후 일괄적으로 플래시 메모리에 반영하여 플래시 메모리의 쓰기 연산 횟수를 줄였다. 특히, 버퍼내 동일한 공간 데이타들의 중복 저장을 방지하여 버퍼의 공간 활용도를 높였다. 마지막으로, 본 논문에서는 다양한 성능 평가를 통해 FR-Tree가 플래시 메모리에서 기존 공간 인덱스들에 비해 성능이 우수함을 입증하였다.

• 한국전자통신학회논문지
• /
• 제8권10호
• /
• pp.1529-1534
• /
• 2013

NAND 플래쉬메모리는 적은 크기로 대용량의 데이터를 저장할 수 있고 전력소모량이 적기 때문에 스마트 폰, 센서노드 등의 다양한 휴대용기기에서 사용되어 진다. 플래쉬메모리에 저장된 대용량의 데이터를 효율적으로 처리하기 위하여 색인을 사용해야 한다. 그러나 쓰기 연산의 속도가 읽기 연산보다 매우 느리고 덮어쓰기를 지원하지 않기 때문에 기존의 색인을 사용하면 성능이 저하되는 문제가 발생한다. 이 논문에서는 플래쉬메모리의 특성을 이용하여 색인을 설계한 기존의 논문들을 살펴본다. 그리고 플래쉬메모리에서 색인을 설계할 때 고려해야할 성능요소를 제시한다.

• 한국컴퓨터정보학회논문지
• /
• 제22권9호
• /
• pp.1-8
• /
• 2017

In this paper, we propose a file system for flash memory which remedies shortcomings of existing flash memory file systems. Besides supporting large block size, the proposed file system reduces time in initializing file system significantly by adopting logical address comprised of erase block number and bitmap for pages in the block to find a page. The file system is suitable for embedded systems with limited main memory since it has small in-memory data structures. It also provides efficient management of obsolete blocks and free blocks, which contribute to the reduction of file update time. Finally the proposed file system can easily configure the maximum file size and file system size limits, which results in portability to emerging larger flash memories. By conducting performance evaluation studies, we show that the proposed file system can contribute to the performance improvement of embedded systems.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2002년도 하계학술대회 논문집
• /
• pp.26-31
• /
• 2002

To realize a high integrated Flash memory utilizing SONOS memory devices, the NOR type 1TC(one Transistor Cell) SONOS Flash arrays are fabricated and characterized. This SONOS Flash arrays with common source lines are designed and fabricated by conventional 0.35$\mu\textrm{m}$ CMOS process. The thickness of ONO for memory cell is tunnel oxide of 34${\AA}$, nitride of 73${\AA}$ and blocking oxide of 34${\AA}$. To investigate operating characteristics, CHEI(Channel Hot Electron Injection) method and Bit line erase method are selected as the write operation and the erase method, respectively. The disturbance characteristics according to the write/erase/read cycling are also examined. The degradation characteristics are investigated and then the reliability of SONOS flash memory is guaranteed.

• 한국전기전자재료학회논문지
• /
• 제16권5호
• /
• pp.372-377
• /
• 2003

To realize a high integrated flash memory utilizing SONOS memory devices, the NOR type ITC(one Transistor Cell) SONOS flash arrays are fabricated and characterized. This SONOS flash arrays with the common source lines are designed and fabricated by conventional 0.35$\mu\textrm{m}$ CMOS process. The thickness of ONO for memory cells is tunnel oxide of 34${\AA}$, nitride of 73${\AA}$ and blocking oxide of 34${\AA}$ . To investigate operating characteristics, CHEI(Channel Hot Electron Injection) method and bit line method are selected as the program and 4he erase operation, respectively. The disturbance characteristics ,according to the program/erase/read cycling are also examined. The degradation characteristics are investigated and then the reliability of SONOS flash memory is guaranteed.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2010년도 추계학술대회
• /
• pp.58-61
• /
• 2010

본 논문에서는 I/O Filter Driver 와 NAND FLASH Memory의 적용을 통한 HDD 저장장치의 느린 I/O 성능을 개선하기 위한 방법에 대해 연구했다. 반도체 부품으로서 빠른 I/O 성능을 보이는 NANDFLASH Memory의 적용과 이를 구동시키기 위한 Filter Driver (Device Driver)를 적용했으며, 이를 통해 HDD 저장장치의 향상된 I/O성능을 분석하고 개선하는 방법을 제안한다.

• 정보처리학회논문지A
• /
• 제12A권7호
• /
• pp.621-626
• /
• 2005

플래시 메모리는 비휘발성(non-volatility), 빠른 접근 속도, 저전력 소비, 그리고 간편한 휴대성 등의 장점을 가지므로 최근에 다양한 임베디드 시스템에서 많이 사용되고 있다. 그런데 플래시 메모리는 그 하드웨어 특성상 플래시 변환 계층(FTL: Flash Translation ayer)이라는 시스템 소프트웨어를 필요로 한다. 본 논문에서는 LSTAFF(Large Sate Transition Applied Fast Hash Translation Layer)라 명명된 대블록 플래시 메모리를 위한 새로운 FTL 알고리즘을 제안한다. LSTAFF는 운영체제가 다루는 데이터 섹터 크기 보다 큰 플래시 메모리의 페이지를 고려한 FTL 알고리즘이며, 기존 FTL 알고리즘과 제안될 LSTAFF를 구현하여 플래시 시뮬레이터를 이용하여 성능을 비교하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2005년도 심포지엄 논문집 정보 및 제어부문
• /
• pp.191-193
• /
• 2005

Flash memories are one of best media to support portable computer's storages. However, we need to improve traditional data management scheme due to the relatively slow characteristics of flash operation as compared to RAM memory. In order to achieve this goal, we devise a new scheme called Flash Two Phase Locking (F2PL) scheme for efficient data processing. F2PL improves transaction performance by allowing multi version reads and efficiently handling slow flash write/erase operation in lock management process.

• 정보처리학회논문지A
• /
• 제14A권1호
• /
• pp.39-46
• /
• 2007

최근 들어 많은 임베디드 기기들이 휴대성과 성능 향상을 위해 플래시 메모리를 저장 매제로 사용하고 있다. 플래시 메모리는 일반적인 디스크와는 다른 특성과 제약 조건으로 인해 파일 시스템 설계에 있어서 여러 가지가 고려되어야 하며, 디스크와 다르게 덮어쓰기가 불가능하다. 플래시 메모리 파일 시스템은 LFS(Log-structure File System)의 형태를 가지며, 따라서 가비지 콜렉터를 사용한다. 블록을 재사용하기 위해서는 가비지 콜렉터의 역할이 크며, 가비지 콜렉터는 파일 시스템의 성능에 직접적으로 영향을 주기 때문에 플래시 메모리의 특성을 고려하여 설계해야 한다. 이에 본 논문에서는 JFFS2(Journaling Flash File System II)의 가비지 콜렉터를 개선한 플래시 메모리 파일 시스템을 제시하고, 이를 임베디드 시스템 실험 보드에서 테스트하였다. 그 결과 기존의 파일 시스템에 비해 메모리 사용률을 감소시킬 수 있었으며, 이로 인한 플래시 메모리 수명 연장, 쓰기 평준화(wear-leveling) 개선 등의 성능 향상이 나타남을 확인할 수 있었다.

• 대한임베디드공학회논문지
• /
• 제14권2호
• /
• pp.87-96
• /
• 2019

Low power issue is one of the most critical problems in the Internet of Things (IoT), which are powered by battery. To solve this problem, various approaches have been presented so far. In this paper, we propose a method to reduce the power consumption by reducing the numbers of accesses into the flash memory consuming a large amount of power for on-chip software execution. Our approach is based on using cooperative logging structure to distribute the sampling overhead in single sensor node to adjacent nodes in case of rare-event applications. The proposed algorithm to identify event occurrence is newly introduced with negative feedback method by observing difference between past data and recent data coming from the sensor. When an event with need of flash access is determined, the proposed approach only allows access to write the sampled data in flash memory. The proposed event detection algorithm (EDA) result in 30% reduction of power consumption compared to the conventional flash write scheme for all cases of event. The sampled data from the sensor is first traced into the random access memory (RAM), and write access to the flash memory is delayed until the page buffer of the on-chip flash memory controller in the micro controller unit (MCU) is full of the numbers of the traced data, thereby reducing the frequency of accessing flash memory. This technique additionally reduces power consumption by 40% compared to flash-write all data. By sharing the sampling information via LoRa channel, the overhead in sampling data is distributed, to reduce the sampling load on each node, so that the 66% reduction of total power consumption is achieved in several IoT edge nodes by removing the sampling operation of duplicated data.