• Fire Science and Engineering
• /
• v.31 no.6
• /
• pp.1-7
• /
• 2017

Currently, flammable liquids account for more than 87 wt% of the hazardous materials in circulation in Korea, and paint products are the most commonly used mixed hazardous materials. Therefore, one of the most urgent and important issues is that we have to secure the safety for manufacturing, storage and transport of paint products. In this study we investigated and analyzed the domestic hazardous materials safety management method, the international GHS test method and so forth. We tested risks for a variety of oil paints and found a relation between the results. Furthermore, the risk test method and criteria adapted for domestic situation was presented. Paints were classified as hazardous or non-hazardous according to the results of the flash point test, the amount of flammable liquid or the UN-combustion persistence test. It was revealed from the test results of 6 kind of oil-based paints using different resins that they were hazardous materials with very high risks and belonged to the Category 1 or the Category 2.

• Proceedings of the Korean Information Science Society Conference
• /
• 2012.06a
• /
• pp.248-250
• /
• 2012

SSD와 같은 낸드 플래시 기반의 저장 장치가 새로운 저장 매체로 각광받고 있다. 낸드 플래시 저장 장치의 특성을 살려 보다 효과적으로 사용하기 위해서는 입출력 패턴을 분석하고 정의하는 과정이 필요하다. 본 논문에서는 기존에 수행되어진 낸드 플래시 기반 저장 장치들의 패턴화 및 벤치마킹을 분석하여 각각의 특징을 확인하고 이해하기 쉽게 정리하여 향후 낸드 플래시 관련 연구에 사용될 수 있도록 한다. 또한 각 방법의 한계를 지적하여 새로운 낸드 플래시 패턴화에 적용할 수 있는 아이디어를 제안한다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2011.06a
• /
• pp.21-24
• /
• 2011

최근 NAND 플래시 메모리는 가벼운 무게, 적은 전력소모, 온도 및 충격에 강한 내구성 때문에 하드디스크를 대체할 저장 매체로 주목 받고 있다. 하지만 NAND 플래시 메모리는 비대칭적인 읽기 쓰기 소거 연산 처리 속도와 제자리 갱신이 불가능한 물리적인 특징으로 인해 디스크 기반의 대표적인 인덱스 구조 중의 하나인 해시 인덱스 구조를 NAND 플래시 메모리 상에 구현하였을 때, 레코드가 빈번하게 삽입, 삭제, 갱신되면 대량의 제자리 갱신이 발생하여 플래시 메모리에서 느린 쓰기 연산과 소거 연산이 수행되어 성능이 저하된다. 본 논문에서는 이러한 성능 저하를 피하기 위하여 버켓 오버플로우 발생 시 분할 연산을 수행하지 않고, 최대한 지연시킴으로써 쓰기 연산을 줄이는 인덱스 구조를 제안한다. 또한, 각 버켓에 대한 오버플로우 버켓의 갱신 및 삭제 비율에 따라 적응적으로 오버플로우 버켓을 할당하여 추가적인 읽기 쓰기 연산을 줄인다. 본 논문은 기존의 해시 인덱스 구조를 예제 및 수식을 통하여 제안하는 인덱스 구조의 우수성을 보인다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2007.06a
• /
• pp.260-261
• /
• 2007

• Proceedings of the Korean Information Science Society Conference
• /
• 2007.10c
• /
• pp.23-28
• /
• 2007

본 논문에서는 현재 많은 분야에 적용되어 데이터 수집을 위해 사용되는 센서 노드들의 데이터 저장을 위한 플래시 메모리를 기반으로 한 저장 시스템들을 비교해 보고 각각의 특징과 취약점을 비교 분석한다. 그리고 대용량 플래시 메모리 기반 저장시스템을 위한 개발 방안에 대한 앞으로 나아갈 방향을 제시한다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• v.17 no.1
• /
• pp.15-22
• /
• 2017

Although there are many efficient techniques to minimize the speed gap between processor and the memory, it remains a bottleneck for various commercial implementations. Since secondary memory technologies are much slower than main memory, it is challenging to match memory speed to the processor. Usually, hard disk drives include semiconductor caches to improve their performance. A hit in the disk cache eliminates the mechanical seek time and rotational latency. To further improve performance a divided disk cache, subdivided between metadata and data, has been proposed previously. We propose a new algorithm to apply the SSD that is flash memory-based solid state drive by applying FTL. First, this paper evaluates the performance of such a disk cache via simulations using DiskSim. Then, we perform an experiment to evaluate the performance of the proposed algorithm.

• JSTS:Journal of Semiconductor Technology and Science
• /
• v.2 no.3
• /
• pp.197-204
• /
• 2002

DRAM, SRAM, and FLASH memory are three major memory devices currently used in most electronic applications. But, they have very distinct attributes, therefore, each memory could be used only for limited applications. MRAM (Magneto-resistive Random Access Memory) is a promising candidate for a universal memory that meets all application needs with non-volatile, fast operational speed, and low power consumption. The simplest architecture of MRAM cell is a series of MTJ (Magnetic Tunnel Junction) as a data storage part and MOS transistor as a data selection part. To be a commercially competitive memory device, scalability is an important factor as well. This paper is testing the actual electrical parameters and the scaling factors to limit MRAM technology in the semiconductor based memory device by an actual integration of MRAM core cell. Electrical tuning of MOS/MTJ, and control of resistance are important factors for data sensing, and control of magnetic switching for data writing.

• Proceedings of the Korean Information Science Society Conference
• /
• 2007.10a
• /
• pp.23-24
• /
• 2007

• Journal of Welding and Joining
• /
• v.31 no.3
• /
• pp.17-21
• /
• 2013

Sn whiskers are one of the serious causes of the failure of electronics. Sn whiskers grow spontaneously from Sn-based, lead-free finished surfaces, even at room temperature. A primary factor of these Sn whiskers growth is compressive stress, which enhances the diffusion of Sn or other elements. The sources of compressive stress are the growth of non-uniform large intermetallic compounds along the interface between the Sn grain boundary and Cu substrate. Recent studies revealed the methods for reducing Sn whisker growth. This paper gives an overview about recent researches for mitigation methods of Sn whisker growth during nearly room temperature storage.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2017.11a
• /
• pp.30-32
• /
• 2017

낸드 플래시 메모리는 데이터 용량의 급격한 증가로 인해서 저장장치로 널리 사용되게 되었으나, 마찬가지로 급격히 증가하는 에러 발생률에 의해서 저장장치의 신뢰성에 문제가 되고 있다. 일반적으로 에러 발생에 대한 보정을 위해서 낸드 플래시 메모리는 ECC 기법을 사용하는데, 본 논문에서는 압축기법을 활용하여 줄어든 유효 데이터에 대한 적응적 ECC 기법을 적용함으로써 에러 발생시 에러 보정능력을 향상시켜줄 수 있는 기법을 제안하였다. 이러한 에러 보정방법을 통해서 낸드 플래시 메모리 기반의 저장 시스템에 대한 에러 발생률이 낮아짐을 보여주고 있다.