• 대한전자공학회논문지SD
• /
• 제44권4호
• /
• pp.73-79
• /
• 2007

본 논문에서는 트랜잭터를 정형화하고 DUT(Design Under Test)의 다양한 입출력에 따라 자동으로 트랜잭터를 생성해주는 생성기를 구현하였다. 호스트 컴퓨터와 FPGA(Field Programmable Gate Array) 사이의 PCI(Peripheral Component Interconnect) 인터페이스 신호들로 구성된 트랜잭터 프로토콜에 의존하는 블록과 DUT에 의존하는 블록으로 신호들을 재정리 함으로써 트랜잭터를 정형화하고 설계하였다. 구현된 트랜잭터의 자동 생성기는 DUT의 입출력에 관한 정보를 GUI(Graphical User Interface)를 통하여 입력받아 정형화된 하드웨어 블록들을 근간으로 입력정보를 추가하여 각각의 블록들을 만들어 하나의 Verilog 코드로 생성하는 동작을 한다. 자동 생성기의 정상동작을 확인하기 위하여 이미 검증된 하드웨어 블록을 이용하여 생성된 트랜잭터의 정상동작을 입증하였고, 사용자가 직접 설계한 트랜잭터와 비교함으로써 생성된 트랜잭터의 효율성을 입증하였으며 DUT의 다양한 입출력 정보들에 대하여 융통성 있게 동작하는 자동 생성기를 검증하였다. 트랜잭터 자동 생성기를 이용하는 경우 트랜잭터 설계시간을 단축 할 수 있고, 사용자가 트랜잭터 프로토콜를 이해하고 트랜잭터를 설계하는 부담을 줄여 시뮬레이션 속도가 빠른 트랜잭션 레벨 검증모드를 쉽게 사용 할 수 있도록 하였다.

• 한국정보통신학회논문지
• /
• 제19권10호
• /
• pp.2373-2379
• /
• 2015

우리나라 최초의 정지궤도 기상위성인 천리안 위성은 고속/저속 전송자료 서비스(HRIT/LRIT: High/Low Rate Information Transmission)를 통해 기상정보를 무료로 제공하고 있다. 본 논문은 천리안 위성의 기상정보를 수신할 수 있는 개인용 PC 기반 보급형 기상정보 수신시스템을 구축하는데 필수적인 기상정보 데이터 수신회로 개발을 소개한다. 기상정보 데이터 수신회로는 HRIT/LRIT 서비스 데이터 유닛에 대해 물리 계층과 데이터 링크 계층에 대응하는 작업을 수행한다. 이를 위해 기상정보 데이터 수신회로는 Viterbi 디코더, Sync. word 감지회로, Derandomizer, Reed-Solomon 디코더 등을 포함하고 수신된 기상정보 데이터를 호스트 PC에 제공하기 위해 PCI Express 전송 방식을 지원한다. 개발된 기상정보 데이터 수신회로는 FPGA(field programmable gate array)를 이용하여 구현되었으며 시뮬레이션과 실제 하드웨어를 통하여 그 기능이 검증되었다.

• 한국정보통신학회논문지
• /
• 제17권4호
• /
• pp.789-796
• /
• 2013

시간에 따라 중심주파수를 바꾸는 도약신호를 도약주기, 도약 주파수 등에 대한 정보 없이 검출하는 것은 대단히 어렵다고 알려져 있다. 본 논문에서는 도약 신호가 존재하는 광대역 샘플링 신호로부터 도약신호의 중심주파수, 도약 주기 등의 정보를 검출하는 알고리즘을 제안하였다. 도약 신호를 검출하기 위한 일반적인 방법으로는 다수의 협대역 필터가 필요하지만 이러한 구현은 비효율적이므로 본 논문에서는 다상 DFT 필터뱅크를 도입하였다. 또한 다상 DFT 필터뱅크의 출력으로부터 도약신호를 검출하는 알고리즘을 제안하였다. 제안하는 검출 알고리즘은 메모리 사이즈나 구현 복잡도를 줄이기 위해 이진 이미지 신호처리에 기반하여 개발되었다. 제안하는 알고리즘의 성능은 모의실험과 FPGA (field programmable gate array) 구현을 통하여 확인하였다.

• 한국정보통신학회논문지
• /
• 제17권4호
• /
• pp.781-788
• /
• 2013

본 논문에서는 노인의 낙상에 의한 위급상항을 모니터링 하기 위한 4족 로봇 및 모니터링 시스템을 소개한다. 4족 로봇은 FPGA Board(Field Programmable Gate Array)를 이용한 특정 색을 판별하는 영상처리에 기반하여 자율 이동한다. 노인의 낙상을 감지하기 위해 가슴에 센서노드를 착용하고, 낙상에 의한 응급 상황 시에 4족 로봇이 낙상신호를 관리자에게 전송한다. 관리자는 전송된 영상을 기반으로 4족 로봇을 제어 및 상황판단을 하고, 위급상황이면 119에 신고를 한다. 센서노드만을 사용한 낙상 감지 시스템에서 98.33% 낙상의 Sensitivity와 일상행동 94.375% Specificity가 측정 되었다. 100% 낙상 감지를 못했던 점을 낙상 감지 시스템과 이동형 카메라(로봇)의 결합 알고리즘을 제안 및 실험을 통해 100% 검증 하였다.

• 정보처리학회논문지B
• /
• 제13B권3호
• /
• pp.223-230
• /
• 2006

윈도우 기반의 영상처리는 전체 영상처리 분야에 있어서 기본이 되는 분야이다. 이러한 윈도우 기반의 영상처리는 처리해야 할 데이터와 연산이 매우 많은 편이기 때문에 범용 컴퓨터 구조에서 소프트웨어 프로그램을 사용하여 윈도우 기반 영상처리에서 필요로 하는 모든 연산을 실시간으로 수행하기 힘들다. 본 논문에서는 FPGA(Field Programmable Gate Array)를 사용하여 윈도우 기반 영상처리를 실시간으로 수행할 수 있는 병렬 하드웨어 구조를 제안하고자 한다. 또한 제안한 구조를 통해 VHDL(VHSIC Hardware Description Language)을 이용하여 윈도우 기반의 영상처리 중 하나인 동적 문턱치화(dynamic thresholding) 회로와 국부 히스토그램 평활화(local histogram equalization) 회로를 설계하고 FPGA로 해당 회로를 구현할 것이다. 구현된 회로의 성능 측정도 다루어 진다.

• 방송공학회논문지
• /
• 제2권1호
• /
• pp.8-15
• /
• 1997

본 논문에서는 하나의 TMS320C31 Digital Signal Processor (DSP)를 사용하여 실시간으로 동작하는 Motion Picture Experts Group-1 (MPEG-1) 오디오 인코더 시스템을 구현하였다. 우선 MPEG-1 Audio Layer-2 및 심리음향모델-1 관련 기본 알고리듬을 C-언어로 구현하여 기본 동작을 확인하였다. 그리고 전체실행 시간을 줄이기 위하여, 이를 다시 Texas Instruments (Tl) 어셈블리어로 작성하였다. 마지막으로, MPEG-1 오디오 인코더 시스템을 위한 실제 DSP 하드웨어 회로 보드를 설계, 제작하였다. Analog-to-Digital Converter (ADC) 제어, 입출력 제어, 그리고 DSP 보드에서 PC로의 비트열 전송과 같은 주변 모듈들은 Very High Speed Hardware Description Language (VHDL)을 사용하여 Field Programmable Gate Array (FPGA)로 구현하였다. 제작된 시스템은 48 KHz로 샘플링 되는 스테레오 오디오 신호를 실시간으로 처리하여 192 kbps 비트율로 부호화된 비트열을 출력시킨다. 다양한 형태의 스테레오 오디오 신호를 통해, 제작된 오디오 인코더 시스템의 실시간 동작과 양질의 오디오 신호가 복원됨을 확인하였다.

• 한국산학기술학회논문지
• /
• 제9권2호
• /
• pp.462-469
• /
• 2008

본 논문에서는 KOINONIA 무선 개인 영역 네트워크 (WPAN: Wireless Personal Area Network) 표준을 프로그래밍 가능한 게이트 배열 (FPGA: Field-Programmable Gate Array)로 설계하고 시스템 온 칩 (SoC: System on Chip)으로 구현하였다. 변조부에서는 정진폭을 유지할 수 있도록 잉여 비트를 이용하여 부호화하였고, 수신부에서는 이 잉여 비트를 복호 하는데 사용함으로써 낮은 신호 대 잡음비 (SNR: Signal to Noise Ratio)에서도 동작이 가능하게 하였다. KOINONIA WPAN은 400만 게이트 급의 FPGA에서 44MHz이상으로 동작하였으며, 무선 주파수 (RF: Radio Frequency) 모듈과의 연동 실험에서는 최소 입력 전력 레벨 감도 (MIPLS: Minimum Input Power Level Sensitivity)가 -86dBm인 환경에서 SNR은 13dB, 패킷 오율 (PER: Packet Error Rate)은 1% 이하라는 높은 성능을 나타내었다. SoC 칩은 하이닉스 0.25um 상보 금속 산화 반도체 (CMOS: Complementary Metal Oxide Semiconductor) 공정을 이용하였으며 면적은 $6.52mm{\times}6.92mm$이다.

• 한국음향학회지
• /
• 제39권5호
• /
• pp.435-440
• /
• 2020

음향집게는 마이크론 단위의 미세입자를 비접촉 방식으로 조작할 수 있어 다양한 생체공학 응용에 사용되고 있다. 현재까지 음향집게는 in vitro 실험을 목적으로 개발되어 임의파형 발생기와 전력 증폭기와 같은 부피가 큰 고가의 장비를 사용하여 구현하였다. 따라서 이러한 시스템은 이동이 불편하여 한정된 공간에서만 사용이 가능하기 때문에 향후 in vivo 및 임상 실험에 적합하지 않은 구조를 가진다. 따라서 본 논문에서는 이동이 가능한 휴대용 음향집게를 개발하고 그 성능을 평가하였다. 개발한 휴대용 음향집게 시스템은 하나의 Field Programmable Gate Array(FPGA)와 2 개의 펄서로 구현되었으며, Universal Serial Bus(USB) 통신을 이용하여 Personal Computer(PC)에서 송신 주파수 및 펄스 길이 등을 실시간으로 조절이 가능하도록 설계하였다. 개발한 시스템은 최대 20 MHz의 중심 주파수 까지 송신이 가능하며, 미세입자 및 세포를 포획할 수 있는 충분한 힘을 생성할 수 있었다. 개발한 시스템의 성능을 평가하기 위하여 40 ㎛와 90 ㎛ 크기의 폴리스티렌 입자를 포획 및 조정하였다.

• 대한전자공학회논문지SP
• /
• 제46권2호
• /
• pp.57-64
• /
• 2009

본 논문에서는 계층적 KLT 특징 추적기의 하드웨어 구조를 제안한다. 계층적 KLT 특징 추적기(pyramidal Kanade-Lucas-Tomasi feature tracker)는 주로 MPU를 기반으로 구현되어 왔으나 반복연산 과정이 많아 실시간으로 처리하기 어려우므로, 실시간 수행을 위하여 FPGA(Field Programmable Gate Array)를 이용하여 구현하였다. 본 논문에서는 추출되는 특징점의 수를 일정하게 유지하기 위해 입력 영상의 밝기에 적응적으로 임계값을 설정하는 특징점 추출 알고리즘을 제안한다. 또한 계층적 KLT 추적 알고리즘을 메모리의 용량 및 대역폭의 한계를 극복하고, FPGA의 병렬처리 특성에 적합한 구조로 변환한다. 소프트웨어로 실행한 결과와의 비교를 통하여 특징점의 추출 및 추적이 유사한 양상으로 이루어짐을 검증하였고, $720{\times}480$ 영상 입력에 대해 초당 30 프레임의 full frame rate로 추적이 수행됨을 확인하였다.

• 한국지능시스템학회논문지
• /
• 제19권1호
• /
• pp.145-151
• /
• 2009

유비쿼터스 네트워크의 실현을 위한 4세대 통신방식의 유력한 후보로 부상하는 OFDM (Orthogonal Frequency Division Multiplexing) 통신방식이 육상에서 주목받고 있으며, 고속 데이터 전송을 위한 Wireless LAN의 표준기술로 확정되어 있다. 해상통신의 경우에서도 OFDM 통신방식은 VHF 대역을 이용한 데이터 전송방식으로 제안되고 있으며 ITU (International Telecommunication Union)는 해상통신에서 32-point FFT (Fast Fourier Transform)를 사용하도록 권고하고 있다. 해상 통신에서는 해양사고 및 조난 시에도 통신이 이루어져야 하는 한계상황을 고려하면 OFDM 통신시스템의 중요 디바이스인 FFT는 저전력으로 동작되어야 한다. 따라서 본 논문에서는 OFDM 방식의 중요 디바이스인 32-point FFT를 저전력으로 동작시키기 위해 radix-2와 radix-4를 이용하여 저전력 32-point FFT 알고리즘을 제안한다. 최적화된 설계로 32-point FFT를 저전력 동작이 가능하도록 설계하였으며, 제안한 알고리즘은 VHDL (VHSIC hardware description language)로 구현하고 FPGA (field-programmable gate array) Spartan3 board에 장착하여 Matlab의 이론값과 비교, 검증하였다.