• 한국항공우주학회지
• /
• 제35권6호
• /
• pp.556-563
• /
• 2007

저 비용으로 개발되는 초소형 위성의 경우 개발비용을 줄이기 위해서 상용제품(COTS; Commercial-Off-The Shelf)을 많이 사용하는 추세이며, 따라서 실제 위성을 운용하고 데이터를 수집 처리하는 명령 및 데이터 처리계(C&DH; Command and Data Handling)도 상용 컨트롤러를 중심으로 설계 및 개발되고 있다. 하지만 상용 컨트롤러는 그 기능이 제작사의 규격에 따라 한정되어 있기 때문에 다양한 인터페이스를 갖는 위성 개발에 적용할 경우 별도의 인터페이스 회로 구성이 필수적이다. 따라서 상용 컨트롤러가 지원하지 못하는 다수의 디지털 인터페이스를 쉽게 확장하고 SEU 보상을 위해서 FPGA(Field Programmable Gate Array)를 이용한 다중 디지털 데이터 처리 시스템(MDDCS; Multi Digital Data Control System)을 개발하였다. 개발 언어로 VHDL(Very High Speed Integrated Circuits Hardware Description Language)을 사용하였으며 Actel의 A3P1000에 구현하였다.

• 한국통신학회논문지
• /
• 제32권11C호
• /
• pp.1102-1110
• /
• 2007

본 논문에서는 기존의 정진폭 다중 부호 이진 직교 (CAMB: Constant-Amplitude Multi-code Biorthogonal) 변조 이론을 적용한 변복조기를 프로그래밍 가능한 게이트 배열 (FPGA: Field-Programmable Gate Array)을 사용하여 설계하고 시스템 온 칩 (SoC: System on Chip)으로 구현하였다. 이 변복조기는 FPGA을 이용하여 타겟팅 한 후 보드실험을 통해 설계에 대한 충분한 검증을 거쳐 주문형 반도체 (ASIC: Application Specific Integrated Circuit) 칩으로 제작되었다. 이러한 12Mbps급 모뎀의 SoC를 위하여 ARM (Advanced RISC Machine)7TDMI를 사용하였으며 64K바이트 정적 램 (SRAM: Static Random Access Memory)을 내장하였다. 16-비트 PCMCIA (Personal Computer Memory Card International Association), USB (Universal Serial Bus) 1.1, 16C550 Compatible UART (Universal Asynchronous Receiver/Transmitter) 등 다양한 통신 인터페이스를 지원할 뿐 아니라 ADC (Analog to Digital Converter)/DAC (Digital to Analog Converter)를 포함하고 있어 실제 현장에서 쉽게 활용될 수 있을 것으로 기대된다.

• 전자공학회논문지
• /
• 제51권4호
• /
• pp.193-200
• /
• 2014

본 논문에서는 방사성 의약품의 자동합성장치에 사용되는 단채널 감마선 분광기를 보드 형태로 설계, 제작하고 그 특성을 측정 분석하였다. 감마선 검출을 위해 CZT (CdZnTe) spear 검출기를 이용하였고 아날로그 방식을 적용한 신호처리 보드의 형태로 감마선 분광기를 제작하였다. 측정을 위하여 방사성 물질인 Co-60을 시료로 사용하였으며, 최대 1173keV까지의 감마선 에너지 스펙트럼을 얻을 수 있었다. 아날로그 보드는 CZT spear 검출기에서 감마선을 검출하여 출력하는 신호를 적절히 변화시켜주기 위한 SF (shaping filter) 및 PHA (peak and hold amplifier)와 수치화된 감마선 신호 데이터를 계산하기 위한 ADC(analog to digital converter)와 FPGA (field programmable gate array)로 구성되었다.

• 전기전자학회논문지
• /
• 제20권4호
• /
• pp.344-350
• /
• 2016

본 논문에서는 움직이는 영상에 대해 물리적인 회전이 발생하였을 때, 빠른 보정을 처리하기 위해 회전된 영상의 회전 각도를 고속으로 처리하기 위한 ECP (Extreme Contour Point) 알고리즘의 FPGA (Field Programmable Gate Array) 하드웨어 설계를 최적화하였고, XC7Z020 xc7z020-3clg400 FPGA 보드와 xilinx 14.2 툴을 사용하여 검증하였다. 잘 알려진 각도 산출 알고리즘인 CORDIC (Coordinate Rotation Digital Integrated Computation)과 비교하여 4ns의 유사한 동작 속도 안에서 CORDIC 대비 Registers는 108%, Look Up Tables (LUTs)는 91% 감소하는 등 하드웨어 비용이 우수함을 확인하였다.

• 한국인터넷방송통신학회논문지
• /
• 제17권6호
• /
• pp.161-167
• /
• 2017

최근 소형 레이더는 다양한 운용환경에서 대응하기 위하여 소형화와 저전력화를 추진한다. 또한 한번의 타격으로 표적의 시스템을 무능화시키기 위해 높은 거리해상도를 갖는 소형 밀리미터파 레이더 개발을 요구한다. 본 논문에서는 소형 밀리미터파 레이더에서 사용할 수 있는 신호처리기를 설계하고 구현하였다. 소형 밀리미터파 레이더를 위한 신호처리기는 소형화와 저전력화를 위해 디지털 IF(Intermediate Frequency) 수신기와 실시간 FFT 연산이 가능한 DFT(Discrete Fourier Transform) 모듈을 설계하였다. 또한 소형 밀리미터파 레이더의 수신 경로에서 발생할 수 있는 신호의 왜곡을 보정하기 위한 수단으로 FPGA(Field Programmable Gate Array)와 DAC(Digital Analog Converter)를 활용하여 시스템에서 사용하는 RF(Radio Frequency) 신호를 생성할 수 있도록 하였다. 마지막으로 성능시험을 통해 구현한 신호처리기를 검증하였다.

• 한국인터넷방송통신학회논문지
• /
• 제19권6호
• /
• pp.79-85
• /
• 2019

최근 소형 레이더는 한번의 타격으로 표적의 시스템을 무능화시키기 위해 높은 거리해상도를 갖는 소형 밀리미터파 레이더 개발을 요구한다. 높은 거리해상도를 갖는 소형 밀리미터파 레이더가 표적을 획득하고, 추적하기 위해서는 대용량의 데이터를 실시간으로 처리해야한다. 본 논문에서는 소형 밀리미터파 레이더에서 요구하는 대용량의 데이터를 실시간으로 처리하기 위한 실시간 데이터 전처리 방법을 정리하였다. 또한 실시간 데이터 전처리 방법으로 제시한 디지털 IF(Intermediate Frequency) 수신기, Window처리, DFT(Discrete Fourier Transform)를 FPGA (Field Programmable Gate Array)를 활용하여 구현하였다. 마지막으로 구현한 실시간 데이터 전처리 모듈은 소형 밀리미터파 레이더를 위한 신호처리기에 적용하여 실시간 데이터 전처리 기능과 관련된 성능시험으로 검증하였다.

• 전자공학회논문지CI
• /
• 제46권4호
• /
• pp.102-110
• /
• 2009

본 논문은 적외선영상(infrared image)에서 배경모델링 기반의 실시간 객체 탐지 기법과 고속 PPC(PowerPC) & FPGA(Field Programmable Gate Array) 기반 개방형 구조의 하드웨어 설계 방법을 제안한다. 개방형 구조는 하드웨어 및 소프트웨어의 이식이 용이하고, 확장, 호환성, 관리 및 유지보수 등이 편리한 장점이 있다. 제안된 배경모델링 방법을 개방형 구조에 탑재하기 위하여 입력영상에서 검색영역 템플릿을 성긴 블록으로 구성하여 탐색영역의 크기를 줄인다. 또한, 이전 프레임과 현재 프레임에서 영상의 흔들림이 발생했을 때 보정하기 위해 전역움직임 보상방법을 적용한다. 배경과 객체를 분리는 픽셀 밝기의 시간 분석을 통해 적응적 값을 적용한다. 분리된 객체주변에 발생하는 클러터 제거 방법은 중앙값 필터를 적용한다. 설계된 임베디드 시스템에서 배경모델링, 객체탐지, 중앙값 필터, 라벨링, 합병 등의 방법은 PPC에서 구현하였다. 실험결과 제안된 임베디드 시스템에서 전역 움직임 보정과 배경예측을 통해 실시간으로 객체가 탐지될 수 있음을 보였다.

• The Journal of the Acoustical Society of Korea
• /
• 제13권2E호
• /
• pp.58-67
• /
• 1994

HMM을 이용한 알고리즘은 대용량 음성인식 시스템을 비롯하여 많은 시스템에 적용되어 왔다. 음성인식 시스템을 범용의 프로세서들을 가지고 구현할 경우 많은 계산량과 데이터들로 말미암아 실시간의 성능을 얻을 수 없다. 따라서 실시간 음성인식을 위해서는 인식을 가속화 시키기 위한 전용 하드웨어를 개발하는 것이 요구되어진다. 본 논문에서는 HMM을 이용한 격리단어 인식 시스템을 구현하는 내용을 다루고 있다. 음성인식 시스템은 호스트 컴퓨터와 DSP 보드 그리고 프로토타입 Viterbi scoring 보드로 이루어져 있다. 음성신호로부터 특징 벡터를 추출하는 과정은 DSP 보드에서 이루어지고, Viterbi scoring 보드는 세 개의 field-programmable gate array 칩들을 사용하여 설계되었다. Viterbi scoring 보드는 하드웨어적으로 효율적인 Viterbi scoring 구조를 채택하고 있고 음성인식을 위한 Viterbi 알고리즘을 수행한다. 제작된 시스템은 10MHz로 동작하고, 한 프레임 즉 10ms 동안에 100.000 스테이트를 처리할 수 있다.

• 한국음향학회지
• /
• 제37권4호
• /
• pp.215-222
• /
• 2018

본 논문은 실시간 혈관내초음파 영상을 위한 후단부 시스템 개발과 성능 평가 결과에 관한 것이다. 개발한 후단부 시스템은 로직 사용량과 메모리 사용량을 최소화할 수 있는 효율적인 LUTs (Look-up Tables)을 사용하여 외부 메모리 없이 하나의 FPGA (Field Programmable Gate Array)만으로 시스템을 구성함으로써 시스템의 저비용, 소형화, 경량화가 가능하도록 설계하였다. 구현한 후단부 시스템의 정확도는 FPGA의 출력값과 VHDL (VHSIC Hardware Description Language) 코드를 MATLAB 프로그램을 사용하여 동일하게 구현하여 얻은 결과를 비교함으로써 검증하였다. 토끼 동맥을 이용한 ex-vivo 실험을 통하여 개발한 후단부 시스템이 실시간 혈관내초음파 영상에 적합함을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제48권10호
• /
• pp.67-71
• /
• 2011

디지털 도어락, 디지털 카메라, 비디오 감시 시스템 등에서 사용되는 기존의 얼굴 검출 시스템은 비교적 낮은 해상도의 영상 처리를 사용하고 있으며 이를 위해서 소프트웨어 기반의 구현을 하고 있다. 하지만 이 경우에는 높은 해상도를 위한 얼굴 검출이 어려울 뿐만 아니라 수행해야할 영산 처리 양이 많기 때문에 실시간으로 얼굴을 검출하는데 어려움이 있다. 실시간 임베디드 시스템에서 HD(High Definition) 영상을 위한 효과적인 얼굴 검출을 위해서는 하드웨어적인 접근이 필요하다. 이에 본 논문에서는 얼굴 검출을 위해 사용되는 전처리 과정 중에 하나이며 처리시간이 많이 소요되는 국부 이진 패턴(LBP, Local Binary Pattern) 연산을 하드웨어 구조를 제시하고 설계했다. 그리고 제시한 하드웨어 구조를 FPGA(Field Programmable Gate Array) 칩을 통해서 구현 및 검증을 통해 고해상도 HD급 영상에서 효율적인 얼굴 검출이 가능 한 것을 확인했다.