• 한국전자통신학회논문지
• /
• 제7권2호
• /
• pp.295-301
• /
• 2012

본 논문에서는 고속 ADC의 앞단에서 사용하기 위한 1 $V_{pp}$의 입력 신호 범위에서 12 Bit의 해상도를 갖고 100 MS/s의 샘플링 속도에서 동작하는 SHA를 설계하였다. 제안된 시스템은 입력 주파수가 5 MHz, 샘플링 주파수 100 MHz 일 때 SFDR(Spurious Free Dynamic Range)가 약 66.3 dB로 해상도가 떨어졌으나 feedthrough를 제거한 회로는 SFDR이 약 73 dB로 12 bit 해상도를 갖는다.

• 한국인터넷방송통신학회논문지
• /
• 제8권5호
• /
• pp.35-41
• /
• 2008

본 논문은 디지털 오디오 신호처리의 고속 및 저전력 동작을 구현하기 위한 전류모드 신호처리의 고성능 회로에 관하여 설계방안을 제시한다. 디지털 오디오 프로세서는 FFT(fast Fourier transform)와 같은 디지털 연산 동작이 필요하며, FFT 프로세서는 그 설정 포인트에 따라, 전력이 많이 필요하게 되며, 또한 고속 동작의 요구에 따라, 전력의 부담은 증대되고 있다. 따라서, 디지털 오디오 프로세서에 SI(switched current) circuit을 이용하는 analog current-mode 신호처리의 응용이 적용되게 되었다. 그러나 SI circuit을 구성하는 current memory는 clock-feedthrough의 문제점을 갖기 때문에, 전류 전달 특성에 있어서 오차를 발생시킨다. 본 논문에서는 current memory의 문제점인 clock- feedthrough의 해결방안으로 switch MOS에 dummy MOS의 연결을 검토하고, 0.25um process로 제작하기 위하여 switch MOS와 dummy MOS의 width의 관계를 도출하고자 한다. 시뮬레이션 결과, memory MOS의 width가 20um, 입력전류와 바이어스전류의 비가 0.3, switch MOS의 width가 2~5um일 경우에 switch MOS와 dummy MOS의 width는 $W_{M4}=1.95W_{M3}+1.2$의 관계로 정의되고, switch MOS의 width가 5~10um일 경우에 width는 $W_{M4}=0.92W_{M3}+6.3$의 관계로 정의되는 것을 확인하였다. 이 때, 정의된 MOS transistor의 width관계는 memory MOS의 설계에 유용한 지침이 될 것이며, 저전력 고속 동작의 디지털 오디오 프로세서의 적용에 매우 유용할 것으로 기대된다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1988년도 전기.전자공학 학술대회 논문집
• /
• pp.533-536
• /
• 1988

For CMOS, this paper propose a new global routing algorithm in which macrocells and I/O padcells can be treated. Not only predefined feedthrough in base array, but also some polysilicon line which are not assigned as inputs are used to prevent the overflow of nets passing through the row. The signal nets are assigned on their feedthrough by the maze router. By treating macrocells and I/O padcell, the routing from internal to I/O cell can be done automatically and a kind of is constraints in design process can be reduced.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2000년도 제18회 학술발표회 논문개요집
• /
• pp.50-50
• /
• 2000

당사는 1970년 제우스 콤 상사로부터 출발하여 1988년 12우러 주식회사 제우스로 법인 전환한 후 현재 한국반도체 산업협회 및 회원으로 등록 활동하고 있다. 이번 발표에서는 회사에 대한 소개와 함께 취급품목을 설명하고자 한다. 취급품목은 Ion beam sources(CSC), E-beam evaporator & E-beam source(Temescal), Residual Gas Analyzer(SPECTRA), Cryopump & Waterpump(CTI-Cryogenics), Thickness Monitor & Controller, Electrical Feedthrough, RTP system, Thin Film Analyzer, PECVD, RIE 등이다.

• 한국통신학회논문지
• /
• 제21권5호
• /
• pp.1325-1331
• /
• 1996

본 논문에서는 전류 스위칭(switched-current:SI) 시스템에서 THD(total harmonic distortion) 증가 원인인 클럭피드스루(clock feedthrough:CFT) 오차 전압을 감소시키는 새로운 전류 메모리(current-memory) 회로를 제안하였다. 제안한 전류 메모리는 CMOS 상보형의 PMOS 트랜지스터를 이용하여 CFT 오차 전압에 의한 출력 왜곡 전류를 감소시킨다. 제안한 전류 메모리 회로를 $1.2{\mu}{\textrm{m}}$ CMOS 공정을 사용하여 설계하고, 입력으로 전류 크기 $68{\mu}{\textrm{m}}$인 1MHz 정현파 신호를 인가하였다.(샘플링 주파수:20MHz) 모의 실험 결과, 기존의 전류 메모리보다 CFT 오차 전압에 의한 출력 왜곡 전류가 10배 정도 감소를 나타내었으며 신호 대 바이어스 전류비가 0.5(peak signal-to-bias current ratio:i/J)인 1KHz 신호를 인가할 경우 THD는 -57dB이다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 하계종합학술대회 논문집(2)
• /
• pp.305-308
• /
• 2002

An 1.8V 6bit IGSPS ADC for high speed data acquisition is discussed in this paper. This ADC is based on a flash ADC architecture because the flash ADC is the only practical architecture at conversion rates of IGSPS and beyond. A straightforward 6bit full flash A/D converter consists of two resistive ladders with 63 laps, 63 comparators and digital blocks. One important source of errors in flash A/D converter is caused by the capacitive feedthrough of the high frequency input signal to the resistive reference-lauder. Consequently. the voltage at each tap of the ladder network can change its nominal DC value. This means large transistors have a large parasitic capacitance. Therefore, a dual resistive ladder with capacitor is employed to fix the DC value. Each resistive ladder generates 32 clean reference voltages which alternates with each other. And a two-stage amplifier is also used to reduce the effect of the capacitive feedthrough by minimizing the size of MOS connected to reference voltage. The proposed ADC is based on 0.18${\mu}{\textrm}{m}$ 1-poly 6-metal n-well CMOS technology, and it consumes 307㎽ at 1.8V power supply.

• 한국전자파학회논문지
• /
• 제16권2호
• /
• pp.139-143
• /
• 2005

본 논문에서는 $CMOS\;0.18\;{\mu}m $ 공정을 이용하여 MB-OFDM UWB용 RF 수신기의 광대역 LNA와 Down-mixer를 설계하였다. 광대역 LNA는 $3\~5\;GHz$의 대역에서 전력이득은 $12.8\~15dB$, 잡음지수는 2.6 dB 이하, 그리고 입력 IP3는 4 GHz에서 -8 dBm의 특성을 나타내고, 입출력 반사손실은 10 dB 이하의 특성을 보인다. Down-mixer는 3개의 채널에서 2 dB 이하의 gain flatness를 나타내고, 변환이득은 $-2.9\~0.4dB$의 특성을 나타낸다. 또한 LO의 leakage와 feedthrough는 각각 30 dB 이상의 특성을 나타내도록 설계하였다.

• 전자공학회논문지C
• /
• 제36C권11호
• /
• pp.10-17
• /
• 1999

본 논문에서는 MOS 트랜지스터로만 이루어진 CMOS IADC(Current-mode Analog-to-Digital Converter)를 설계하였다. 각 단은 CSH(Current Sample-and-Hold)와 CCMP(Current Comparator)로 구성된 1.5-비트 비트 셀로 구성되었다. 비트 셀 전단은 CFT(Clock Feedthrough)가 제거된 9-비트 해상도의 차동 CSH를 배치하였고, 각 단 비트 셀의 ADSC(Analog-to-Digital Subconverter)는 2개의 래치 CCMP로 구성되었다. 제안된 IADC를 현대 0.65 ㎛ CMOS 파라미터로 ACAD 시뮬레이션 한 결과, 20 Ms/s에서 100 ㎑의 입력 신호에 대한 SINAD(Signal to Noise-Plus-Distortion)은 47 ㏈ SNR (Signal-to-Noise)는 50 ㏈(8-bit)을 얻었고 35.7 ㎽ 소비전력 특성을 나타냈다.

• 한국기계기술학회지
• /
• 제13권2호
• /
• pp.137-143
• /
• 2011

Fuel Test Loop(FTL) is a facility which could conduct a fuel irradiation test at HANARO(High-flux Advanced Neutron Application Reactor). FTL simulates commercial NPP's operating conditions such as the pressure, temperature and neutron flux levels to conduct the irradiation and thermo-hydraulic tests. The In-Pile Test Section(IPS) installed in HANARO FTL is designed as a pressure vessel design conditions of $350^{\circ}C$, 17.5MPa. The instrumentation MI-cables for thermocouples, SPND and LVDT are passed through the sealing plug, which is in the pressure boundary region and is a part of instrumentation feedthrough of MI-cable. In this study, the brazing method and performance test results are introduced to the sealing plug with BNi-2 filler metal, which is selected with consideration of the compatibility for the coolant. The performance was verified through the insulation resistance test, hydrostatic test, and helium leak test.

• Smart Structures and Systems
• /
• 제30권3호
• /
• pp.273-286
• /
• 2022

In recent years, vision-based monitoring has received great attention. However, structural identification using vision-based displacement measurements is far less established. Especially, simultaneous identification of structural systems and unknown excitation using vision-based displacement measurements is still a challenging task since the unknown excitations do not appear directly in the observation equations. Moreover, measurement accuracy deteriorates over a wider field of view by vision-based monitoring, so, only a portion of the structure is measured instead of targeting a whole structure when using monocular vision. In this paper, the identification of structural system and excitations using vision-based displacement measurements is investigated. It is based on substructure identification approach to treat of problem of limited field of view of vision-based monitoring. For the identification of a target substructure, substructure interaction forces are treated as unknown inputs. A smoothing extended Kalman filter with unknown inputs without direct feedthrough is proposed for the simultaneous identification of substructure and unknown inputs using vision-based displacement measurements. The smoothing makes the identification robust to measurement noises. The proposed algorithm is first validated by the identification of a three-span continuous beam bridge under an impact load. Then, it is investigated by the more difficult identification of a frame and unknown wind excitation. Both examples validate the good performances of the proposed method.