• Journal of Power Electronics
• /
• 제16권4호
• /
• pp.1513-1525
• /
• 2016

Rapid and accurate phase synchronization is critical for the reliable control of grid-tied inverters. However, the commonly used software phase-locked loop methods do not always satisfy the need for high-speed and accurate phase synchronization under severe grid imbalance conditions. To address this problem, this study develops a novel open-loop phase locking scheme based on a synchronous reference frame. The proposed scheme is characterized by remarkable response speed, high accuracy, and easy implementation. It comprises three functional cascaded blocks: fast orthogonal signal generation block, fast fundamental-frequency positive sequence component construction block, and fast phase calculation block. The developed virtual orthogonal signal generation method in the first block, which is characterized by noise immunity and high accuracy, can effectively avoid approximation errors and noise amplification in a wide range of sampling frequencies. In the second block, which is the foundation for achieving fast phase synchronization within 3 ms, the fundamental-frequency positive sequence components of unsymmetrical grid voltages can be achieved with the developed orthogonal signal construction strategy and the symmetrical component method. The real-time grid phase can be consequently obtained in the third block, which is free from self-tuning closed-loop control and thus improves the dynamic performance of the proposed scheme. The proposed scheme is adaptive to severe unsymmetrical grid voltages with sudden changes in magnitude, phase, and/or frequency. Moreover, this scheme is able to eliminate phase errors induced by harmonics and random noise. The validity and utility of the proposed scheme are verified by the experimental results.

• 한국음향학회지
• /
• 제41권2호
• /
• pp.159-165
• /
• 2022

본 논문에서는 수중 음향통신에서 Binary Phase Shift Keying(BPSK) 변조방식에 대한 프레임 동기 구조를 제안하였다. 제안된 프레임 동기 구조는 크게 두 가지로 나뉜다. 우선, 비동기 방식 상관과 Sliding 고속 푸리에 변환 방식으로 프레임의 대략적인 위치와 주파수 옵셋을 획득한다. 두번째는 주파수 오차를 신호에 보상한 후, 동기 방식 상관으로 정확한 프레임의 위치를 확인한다. 프레임 동기 구조의 성능 확인을 위해 해상실험을 수행하였다. 수신신호는 채널 특성으로 인해 전력이 크게 감소함을 확인하였으며, 이를 통해 비동기 방식 상관과 Sliding 고속 푸리에 변환 방식의 한계를 확인하였다. 결과적으로, 주파수 오차를 보상한 후 동기 방식 상관방식을 사용함으로써 안정적인 프레임 동기를 획득할 수 있었다.

• 전자공학회논문지A
• /
• 제32A권5호
• /
• pp.1-13
• /
• 1995

In this paper, we evaluated the mean acquisition time and it's variance of the rapid synchronization system using the DMF(Digital Matched Filter) under the DS/CDMA system which uses the long period PN code. And we implemented the synchronization system that satisfies the specification demanded by the proposed EIA/TIA Interim Standard of Qualcomm Company. We showed that the state of the PN spreading code was estimated using the DMF(Digital Matched Filter) and then exact and fast chip synchronization could be achieved by the early-late tracking loop in the multiple channel environment. And we suggested the possibility that this synchronization system could be useful in the emerging digital cellular DS/CDMA system.

• 디지털콘텐츠학회 논문지
• /
• 제8권3호
• /
• pp.385-391
• /
• 2007

HFC 망 상향채널의 용량을 증대시키기 위한 차세대 케이블 모뎀 기술의 하나인 S-DMT 방식 케이블 모뎀의 주파수 동기 알고리즘 제안하고 성능을 평가하였다. 다수 반송파 전송 시스템의 주파수 동기 알고리즘들에 대한 분석을 통하여, 데이터 프레임의 프리앰블 필드 내에 약속된 반복 패턴의 훈련열을 삽입하여 전송하고, 파일롯 신호를 이용하여 잔류 주파수 오프셋에 따른 위상오차를 보정하는 방법을 제안하고 시뮬레이션을 통해 AWGN 잡음 환경에서의 성능을 평가 하였다. 성능 평가 결과, 파일롯 신호의 수와 크기에 따라 성능 차이를 보이나, 제안한 주파수 동기 알고리즘이 신속한 동기를 필요로 하는 S-DMT 방식 상향채널 케이블 모뎀에 적합하고 양호한 성능을 보임을 확인하였다.

• 한국정보과학회논문지:시스템및이론
• /
• 제27권5호
• /
• pp.485-495
• /
• 2000

대규모의 업무처리나 복잡한 연산을 요구하는 응용 분야에서는 프로그램의 병렬화를 이용하는 병렬 컴퓨터 시스템이 요구되고 있다. 이 병렬 컴퓨터 시스템의 핵심 작업 중 하나가 동기화이다. 동기화 작업 중 가장 대표적인 방법이 장벽 동기화인데 이 방법은 동기화에 참여하는 모든 프로세서들이 모두 장벽에 도달할 때까지 다음 작업을 진행사킬 수 없게 만드는 것이다. 장벽 동기화는 소프트웨어에 의한 방법, 하드웨어에 의한 방법, 그리고 그 두 가지가 결합된 방법 등이 있는데 이 중에서 하드웨어에 의한 방법이 가장 빠르고 start-up overhead가 적다는 장점으로 인하여 널리 쓰이는 추세이다. 본 논문에서는 하드웨어에 의한 방법 중에서 간단한 오류를 해결할 수 있고 보다 빠른 동기화를 가능하게 하는 새로운 스위치 모듈을 제안한다. 새로운 스위치 모듈과 더불어 제안하는 장벽 동기화는 기존에 제안되었던 방법에 비해서 스위치에 모든 것을 의존하는 방식이 아니라 프로세서에 의해 동작되는 부분이 많기 때문에 적은 하드웨어 비용을 들이고서 효과적인 장벽 동기화를 실행한다. 새로 제안하는 장벽 동기화는 어떠한 망의 구조에서도 구현될 수 있게 설계되었다 . 본 논문에서는 MIN에서의 장벽 동기화에 대한 비교만을 성능 평가하였는데 24.6% - 24.8%의 평균 지연 시간의 감소를 보였다. 하지만 임의의 망인 비정규적인 망에서 보다 나은 성능 향상을 보일 것을 기대한다.

• Journal of Power Electronics
• /
• 제18권5호
• /
• pp.1523-1535
• /
• 2018

High-performance Phase-Locked Loops (PLLs) are critical for grid synchronization in grid-tied power electronic applications. In this paper, a new single-phase All Digital Phase-Locked Loop (ADPLL) is proposed. It features fast transient response and good robustness under distorted grid conditions. It is designed for Field Programmable Gate Array (FPGA) implementation. As a result, a high sampling frequency of 1MHz can be obtained. In addition, a new OSG is adopted to track the power frequency, improve the harmonic rejection and remove the dc offset. Unlike previous methods, it avoids extra feedback loop, which results in an enlarged system bandwidth, enhanced stability and improved dynamic performance. In this case, a new parameter optimization method with consideration of loop delay is employed to achieve a fast dynamic response and guarantee accuracy. The Phase Detector (PD) and Voltage Controlled Oscillator (VCO) are realized by a Coordinate Rotation Digital Computer (CORDIC) algorithm and a Direct Digital Synthesis (DDS) block, respectively. The whole PLL system is finally produced on a FPGA. A theoretical analysis and experiments under various distorted grid conditions, including voltage sag, phase jump, frequency step, harmonics distortion, dc offset and combined disturbances, are also presented to verify the fast dynamic response and good robustness of the ADPLL.

• 한국통신학회논문지
• /
• 제27권8B호
• /
• pp.809-818
• /
• 2002

본 논문에서는 3GPP 표준인 WCDMA 시스템에 호환성을 유지하면서 적용될 수 있는 새로운 셀 탐색 알고리즘을 제안한다. 기존 WCDMA 시스템에서는 2개의 동기 채널(P-SCH 및 S-SCH)을 이용하여 셀 탐색을 수행하는데 반해 제안하는 셀 탐색 알고리즘은 하나의 동기 채널만을 이용하여 슬롯 동기와 프레임 동기 그리고 코드 그룹 아이디를 획득할 수 있다. 이를 위하여 제안하는 알고리즘에서는 기존 WCDMA의 P-SCH에 극성 코드를 이용한 극성 변조를 수행함으로써 스크램블링 코드의 그룹핑 정보를 전송한다. 제안하는 셀 탐색 알고리즘은 기존 WCDMA 셀 탐색 알고리즘에 비해 하나의 동기 채널만을 이용하기 때문에 기지국에서 송신 신호의 이득을 얻을 수 있으며 동시에 수신기의 복잡도를 줄일 수 있는 특징을 갖는다. 제안하는 알고리즘은 특히 SNR 좋지 못한 채널 환경에서 기존 셀 탐색 알고리즘에 비하여 셀 탐색 시간면에서 우수한 성능을 보임을 시뮬레이션을 통하여 검증하였다.

• 한국게임학회 논문지
• /
• 제10권6호
• /
• pp.147-155
• /
• 2010

본 논문에서는 게임 진행의 동기화를 위해 빠른 데이터 송수신이 가능한 통신 구조에 대해서 제안한다. 이를 위해서 우선, 온라인 게임에서 데이터 송수신 속도가 게임의 장르에 따라 미치는 영향에 대해서 분석하였다. 그리고 게임의 동기화가 게임 진행에 큰 영향을 주는 실시간 온라인 대전 게임과 같은 장르에 적합한 데이터 통신 구조에 대해서 제안하였다. 본 연구에서 제안한 통신 구조는 TCP/UDP 프로토콜을 함께 이용하였으며 공유기를 사용하는 네트워크 환경에서도 적용하여 데이터 송수신 속도가 향상 되었음을 확인하였다. 이러한 데이터 송수신 구조는 다양한 온라인 게임에 적용할 수 있을 것이다.

• 대한임베디드공학회논문지
• /
• 제5권4호
• /
• pp.234-242
• /
• 2010

Two-way ranging methods such as TWR and SDS-TWR have been considered for many ranging systems because these methods are useful in the absence of synchronization. To estimate the location of a mobile node, complicated ranging procedures consisting of ranging frames between an anchor node and the mobile node are performed. Supporting multiple mobile nodes such as a few hundreds or thousands and several anchor nodes, the ranging procedures have the fatal disadvantage of processing delay and inefficient traffic bandwidth. On the other hand, the one-way ranging method is simple and fast, but susceptible to network synchronization. In this paper, we propose a method to modify asynchronous ranging equations to establish exact frequency or frequency offset, a method to estimate frequencies or frequency offsets, and a method to establish post-facto synchronization with anchor nodes. The synchronization for a node pair is adapted using instantaneous time information and corresponding difference of distances can be determined. We evaluate the performance of TWR, SDS-TWR and proposed ranging algorithms.

• 전력전자학회논문지
• /
• 제20권1호
• /
• pp.72-80
• /
• 2015

In distributed generation systems, a grid-connected inverter should operate with synchronization to grid voltage. Considering that synchronization requires the phase angle of grid voltage, a phase locked loop (PLL) scheme is often used. The synchronous reference frame phase locked loop (SRF-PLL) is generally known to provide reasonable performance under ideal grid voltage. However, this scheme indicates performance degradation under the harmonic distorted or unbalanced grid voltage condition. To overcome this limitation, this paper proposes a phase and harmonic detection method of grid voltage using fast Fourier transform (FFT). To reduce the calculation time of FFT algorithm, minimum sampling data is taken from the voltage measurement to determine the phase angle and the magnitude of harmonic components. An experimental test setup for a grid-connected inverter system has been constructed. By comparative simulations and experiments under various abnormal grid voltage conditions, the proposed scheme has been proven to effectively track the phase angle of the grid voltage.