• 한국산학기술학회논문지
• /
• 제11권1호
• /
• pp.175-181
• /
• 2010

본 논문에서는 H.264 방식의 full HD실시간영상압축을 위한 율제어 모듈의 새로운 구조를 제안한다. 제안된 구조에서는 각 매크로블록 라인(full HD의 경우 120 매크로 블록, CIF 의 경우 22 매크로 블록)을 따라 율제어 알고리즘을 사용함으로서 QP 가 변경된다. JM의 H.264 율제어 알고리듬에는 복잡한 산술연산과 부동 소숫점 연산을 가지고 있기 때문에, 정수형 산술 CPU 를 통한 율제어 알고리듬의 구현은 불가능하다. 따라서 우리는 부동 소숫점 연산 유닛을 채용하고, 이 부동소숫점 연산 유닛을 이용하여, 율제어 알고리듬을 구현하였으며, 이 하드웨어를 통하여 실시간에 동작할 수 있음을 확인하였다.

• 반도체디스플레이기술학회지
• /
• 제8권2호
• /
• pp.59-62
• /
• 2009

In order to check the validation of LC simulation, 0.7 inch LCOS panel in full-HD resolution was fabricated and used for the electro-optical measurement. Compared the measured data with the calculated data, the averaged difference was 1.72% under 0 ~ +6 V bias on pixel electrode. To improve the optical characteristics of full-HD LCOS panel, the planar structure and trench structures (0.1 um, 0.2 um and 0.3 um-in-depth) between adjacent pixels were investigated with LC simulation. The planar structure showed the higher reflectance and faster reflectance-voltage response time than the trench structure. The optical fill factor and contrast ratio of planar structure were also higher than those of trench structures. As compared 1 um-in-depth trench structure resembled to the real structure with the planar structure, the optical fill factor was improved by 1.15% and the contrast ratio was improved by 5.26%. In order to minimize the loss of luminance and contrast ratio, the planar structure need to be applied between adjacent pixels.

• 한국산학기술학회논문지
• /
• 제15권4호
• /
• pp.2363-2369
• /
• 2014

DVR 시스템은 다수의 카메라를 지원하고 채널당 30프레임의 영상을 실시간으로 받을 수 있어야 한다. 따라서 Full-HD급 Multiplexer와 별도의 하드웨어 압축 Codec을 사용하는데, 본 논문에서는 이들을 사용하지 않고 FPGA와 CPU가 가지고 있는 GPU를 이용하여 4채널 Full-HD급 PC기반 DVR의 설계 및 구현 방법에 대하여 기술한다. Multiplexer와 H/W Codec을 사용하지 않는 기존의 방법으로는 실시간으로 채널당 20프레임 정도의 영상을 획득하는 단점을 가지고 있다. FPGA를 이용하여 다채널의 영상을 실시간으로 획득하는 시스템을 설계하였으며, 소프트웨어로는 Intel Media SDK를 이용하여 영상 압축을 구현하였다. 구현된 제품의 성능 평가 결과, 제시한 요구 성능을 모두 만족하였고, 하드웨어 압축 코덱디바이스를 제거함으로써 시스템의 실용성을 확인 하였다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2012년도 하계학술대회
• /
• pp.356-357
• /
• 2012

본 논문에서는 Full-HD 영상에서 사용되는 H264/AVC의 정수 단위 고속 움직임 예측 방법을 제안한다. 제안되는 알고리즘에서는 다중 해상도 고속 움직임 예측 기법에 기반을 두어 두 계층이 각기 탐색된다. 낮은 해상도의 계층에서는 움직임 벡터 예측자를 중심으로 좁은 탐색 영역을 2 단계로 탐색하여 최적의 점을 찾는다. 높은 해상도의 계층에서는 4 단계로 탐색을 하여 탐색점의 개수를 줄인다. 그리고 두 계층에서 각기 구해진 탐색점들의 비용을 비교하여 매크로블록의 최종 움직임 벡터를 구한다. 시뮬레이션 결과에서는 기존의 연구 결과보다 JM을 기준으로 BD-Rate는 1.55 % 높았고, BD-PSNR은 0.05 dB 낮아진데 비해 시간은 63% 만큼 감소하여 높은 속도를 낼 수 있었다.

• 한국통신학회논문지
• /
• 제42권1호
• /
• pp.46-49
• /
• 2017

본 논문에서는 "Full-HD급($1920{\times}1080$) 축구 동영상" 분석을 위해 필수적인 "배경 분리"에서 "영상 다운 샘플링"이 배경 분리 성능에 미치는 영향에 대해 정량적으로 분석 및 고찰한다. 이를 위해 본 논문에서는 배경 분리 정확도 뿐만 아니라 배경 분리 속도 관점에서 영상 다운 샘플링이 미치는 영향을 평가하였다. 또한 실험의 신뢰성을 높이기 위하여 두 가지 서로 다른 배경 분리 알고리즘을 이용하였다. 정량적인 비교 평가를 위해 F-measure 및 FPS(frames per second)를 이용하였다. 본 논문에서 제시된 정량적인 분석 결과는 실시간 지능형 축구 동영상 분석 시스템 개발을 위해 고속 배경 분리 기술을 연구하고자 하는 연구자 및 개발자들에게 유용한 벤치마크가 될 것으로 예상된다.

• 한국정보통신학회논문지
• /
• 제15권5호
• /
• pp.1147-1154
• /
• 2011

Image Signal Processor(ISP)의 한 블록인 Auto Exposure(AE)는 입력 영상의 밝기가 전체적으로 어둡거나 밝으면 적정 밝기로 조절하여 적당한 평균 밝기를 유지하는 기능을 한다. 하지만 AE는 영상의 전체 평균 밝기만 조절하기 때문에 영상의 명암대비 향상까지 기대하기는 어렵다. 특히 물체 인식이 필요한 분야에서는 ISP의 AE 만으론 명암대비가 낮은 영상에서는 물체 인식이 어려워져 명암대비 향상 기술이 필요하다. 이러한 문제를 해결하기 위해 본 논문에서는 ISP의 AE를 대체할 방법으로 Histogram Equalization(HE)를 제안한다. 또한 기존의 HE 문제점을 간단한 연산만으로 보완하고 하드웨어 구현에도 적합한 방법을 제안한다.

• 전자공학회논문지
• /
• 제52권12호
• /
• pp.167-173
• /
• 2015

본 논문에서는 고해상도(Full-HD)급의 비디오를 처리할 수 있는 고효율 비디오 코딩(HEVC) 표준을 따르는 인코더 IP 설계에 대하여 기술한다. 설계된 IP는 HEVC 메인 프로파일 4.1급에 해당되며, 프레임 레이트는 60 fps 로 실시간 인코딩 가능하다. 하드웨어 및 소프트웨어 IP 설계 전에 C 언어로 전체 참조 모델을 개발하였으며 고속처리를 위한 병렬처리구조와 저 전력을 위한 스킵모드를 제안하였다. 또한 IP 관련 펌웨어 및 드라이버 프로그램을 작성하였다. IP 검증을 위한 플랫폼을 개발하였고 설계된 통합 IP를 FPGA 보드로 구현하여 다양한 영상에 대하여 여러 인코딩 조건에서 기능 및 성능을 검증하였다. HM-13.0대비 동일 PSNR에서 약 35% 정도의 비트율 감소와 저전력 모드에서 약 25% 정도의 전력 소모 감소 효과가 있었다.

• ETRI Journal
• /
• 제31권6호
• /
• pp.784-794
• /
• 2009

We present a full HD (1080p) H.264/AVC High Profile hardware encoder based on fast motion estimation (ME). Most processing cycles are occupied with ME and use external memory access to fetch samples, which degrades the performance of the encoder. A novel approach to fast ME which uses shared multibank memory can solve these problems. The proposed pixel subsampling ME algorithm is suitable for fast motion vector searches for high-quality resolution images. The proposed algorithm achieves an 87.5% reduction of computational complexity compared with the full search algorithm in the JM reference software, while sustaining the video quality without any conspicuous PSNR loss. The usage amount of shared multibank memory between the coarse ME and fine ME blocks is 93.6%, which saves external memory access cycles and speeds up ME. It is feasible to perform the algorithm at a 270 MHz clock speed for 30 frame/s real-time full HD encoding. Its total gate count is 872k, and internal SRAM size is 41.8 kB.

• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2005년도 International Meeting on Information Displayvol.I
• /
• pp.75-80
• /
• 2005

We have studied the needs for developing plasma displays with 1080p quality and the possibilities to construct an affordable 42-inch full HD PDP. It seems impossible to get a prototype unless we overcome technical difficulties. First, we should find a way to innovatively improve luminous-efficacy and interconnection problems. At the same time, we should find a way to overcome image quality degradation in single scan.

• 인재니움
• /
• 제17권1호
• /
• pp.30-33
• /
• 2010