• 전자공학회논문지SC
• /
• 제43권5호
• /
• pp.44-59
• /
• 2006

DNA 컴퓨터의 계산 수준을 분자 수준으로 끌어내려 막대한 병렬성을 확보하고, 보다 효율적인 정보 처리를 가능케 해 차세대 컴퓨팅 기법으로서의 위치를 확고히 하고 있다. 그러나 DNA 컴퓨팅은 실제 실험을 통해 계산 모델 및 알고리즘을 검증하기 때문에 많은 연산 시간을 필요로 한다. 따라서 빠른 계산 모델 및 알고리즘의 검증을 위해 시뮬레이터인 NACST가 개발되었다. 그러나 NACST에 포함된 서열생성 시스템의 반복적인 연산 특징 때문에 이 또한 많은 연산시간을 필요로 하게 되었다. 따라서 시뮬레이션 시간 단축을 위한 서열생성 시스템의 효율적인 하드웨어 구조가 요구된다. 이에 본 논문은 DNA 코드 최적화 부분의 연산시간이 NACST 연산시간의 약 95% 이상을 차지한다는 점을 착안하여 DNA 서열 생성 시스템에 병렬 기법과 Pipeline 기법을 적용하였고 적합도 함수 간 연산을 공유시켜 연산의 양을 대폭 줄이고 분배해 시뮬레이션 시간을 크게 줄일 수 있는 하드웨어 구조를 제안하고 검증하였다. 실험 결과 제안된 하드웨어는 기존 소프트웨어에 비해 약 467배 이상의 연산시간 감소를 보였으며 DNA 서열 생성 성능은 기존과 동일함을 보였다.

• 한국자동차공학회논문집
• /
• 제25권1호
• /
• pp.92-102
• /
• 2017

For an automotive surveillance radar system, fast-chirp train based FMCW (Frequency Modulated Continuous Wave) radar is a very effective method, because clutter and moving targets are easily separated in a 2D range-velocity map. However, pedestrians with low echo signals may be masked by strong clutter in actual field. To address this problem, we proposed in the previous work a clutter cancellation and moving target indication algorithm using the coherent phase method. In the present paper, we initially composed the test set-up using a 24 GHz FMCW transceiver and a real-time data logging board in order to verify this algorithm. Next, we created two indoor test environments consisting of moving human and stationary targets. It was found that pedestrians and strong clutter could be effectively separated when the proposed method is used. We also designed and implemented these algorithms in FPGA (Field Programmable Gate Array) in order to analyze the hardware and time complexities. The results demonstrated that the complexity overhead was nearly zero compared to when the typical method was used.

• 한국항행학회논문지
• /
• 제20권5호
• /
• pp.453-461
• /
• 2016

최근 다양한 센서를 활용하는 응용분야의 증가로 인해 가변전송률을 지원하는 무선 통신 시스템의 필요성이 증가하고 있다. 이에 IEEE 802.15.4 ZigBee 시스템을 개량하여 250 kbps이하의 다양한 가변전송률을 지원하는 AZB (advanced ZigBee) 시스템이 제안 되었다. AZB 시스템은 250 kbps 이하 125 kbps, 62.5 kbps, 31.25 kbps의 가변 전송률을 지원할 수 있는 프리앰블 구조를 정의하였는데, 정의된 프리앰블 구조로 인해 AZB 시스템의 시간동기부의 회로 면적이 급격히 증가하는 문제점이 발생한다. 이에, 본 논문에서는 가변 전송률을 지원하면서도 시간동기부의 회로면적을 감소시킬 수 있는 새로운 프리앰블 구조 및 시간 동기 획득 알고리즘을 제안한다. 제안된 시간 동기부는 6.92 k의 FPGA (field programmable gate array) logic slices 합성되었고, 기존 구조 대비 62.3 % 복잡도 감소를 보였다.

• 한국항행학회논문지
• /
• 제13권3호
• /
• pp.319-326
• /
• 2009

본 논문에서는 위성항법신호감시국용 GPS/갈릴레오 복합 수신기에서의 소프트웨어 기반의 GPS L1 및 갈릴레오 E1/E5a 신호처리 결과를 기술한다. 성능 검증을 위해 GNSS RF 신호 시뮬레이터 또는 GPS 위성의 실제 신호를 사용하였고, 세부적으로는 광대역 안테나, 112MHz 샘플링 주파수 및 8비트 양자화 레벨을 제공하는 RF/IF 유니트를 이용하여 갈릴레오 시험위성인 지오베-A(GIOVE-A) E1 신호처리를 통해, 갈릴레오 신호처리를 검증하고, FPGA 기반의 신호처리 보드상에서의 시험결과를 제시한다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2007년도 춘계종합학술대회
• /
• pp.375-378
• /
• 2007

RSSI기반의 실내위치인식 시스템과 무선센서네트워크를 이용하여 자율 이동 로봇의 기능 중에서 가장 선행적으로 요구되는 위치 추정 기능을 가진 지능형 실내위치추정 로봇을 설계, 구현하였다. 지능형 실내위치추정 로봇은 장치로 Spartan III(Xilinx, USA)를 사용하였으며 실내위치인식 시스템에서 현재의 위치데이터를 수집하여 Zigbee/IEEE802.15.4 무선통신으로 전송을 하면 이동로봇에 부착되어 있는 무선센서네트워크 노드에서 데이터를 수신받아서 위치를 인식하게되고 Magnetic Compass의 데이터로 로봇이 향하고있는 방향을 감지하여 목적지로 이동하게 된다. 이렇게 구성된 지능형 실내위치 추정 로봇은 장애물이 없는 평활 실내 공간에서 사용자가 원하는 목적지로 효율적이고 능동적으로 이동할 수 있다.

• 융합보안논문지
• /
• 제12권4호
• /
• pp.17-23
• /
• 2012

최근 스마트폰 및 태블릿 PC를 이용한 무선통신 사용자가 점차 늘면서 암호 알고리즘, 특히 스트림 암호 연구가 활발히 진행되고 있다. 스트림 암호 방식에서 필요한 난수발생기는 하드웨어 구현이 쉬운 LFSR 구조가 주로 사용된다. 그러나 기존의 다중 비트 출력의 LFSR 기반 난수 발생기는 회로가 복잡해지고 출력간의 상관관계가 크다. Leap-ahead 구조를 갖는 LFSR은 이를 해결하기 위해 제안되었으나, 레지스터의 수와 출력비트에 따라 생성되는 난수의 수가 급격히 적어지는 단점을 갖는다. 본 논문은 기존 Leap-ahead 구조에 세그먼테이션 기법을 적용하여 회로 크기의 증가 없이 생성되는 난수의 수를 높일 수 있는 새로운 구조를 제안한다. 제안된 구조는 VHDL을 통하여 회로로 합성된 후, Xilinx사의 Xilinx ISE 10.1의 Virtex 4, XC4VLX15에서 동작을 검증하였다. 실험 결과 제안된 구조는 기존 Multi-LFSR 구조에 비해 20%이내의 회로 크기로 Leap-Ahead 구조에 비해 최소 40% 생성되는 난수의 수를 증가시켰다.

• 한국정보통신학회논문지
• /
• 제14권1호
• /
• pp.89-96
• /
• 2010

본 논문은 얼굴을 관심 영역(ROI)으로 사용하는 자동 초점(AF, Auto Focusing) 시스템을 위 한 얼굴 검출 기능(Face Detection)의 얼굴 추적 향상 방법에 관한 것이다. 피부색을 바탕으로 얼굴을 검출하는 기존의 얼굴 검출 기능에서는 얼굴을 추적하기 위하여 이전 프레임에 검출된 얼굴 영역에 대하여 현재 프레임의 스킨 픽셀 비율을 사용한다. 이 방법은 동영상에서 얼굴 영역의 안정성은 뛰어나지만, 얼굴 추적 성능은 다소 떨어진다. 따라서 얼굴 추적 성능을 향상 시키기 위하여, 이전 프레임에 검출된 얼굴 영역과 현재 프레임에 검출된 얼굴 영역의 겹침을 조사하여 겹치는 영역의 면적을 이용하여 얼굴을 추적하는 방법을 제안하였다. 검증을 위하여 FPGA 보드와 모바일 폰 카메라용 CIS를 이용하여 실시간으로 얼굴 검출을 촬영하였고, 검출된 얼굴의 이동 궤적을 이용하여 성능을 검증하였다.

• 전자공학회논문지C
• /
• 제36C권3호
• /
• pp.8-16
• /
• 1999

본 논문에서는 변형된 유클리드(Modified Euclid) 알고리즘을 이용한 {{{{ { GF}_{ } }}}}(2\sup 8\)의 Reed-Solomon(RS) 복호기에 대하여 VLSI로 설계하였다. 면적의 관점에서 효율적인 설계를 위하여 레지스터와 유클리드 ALU를 최대로 공유하는 여러 가지의 새로운 구조를 제안하였다. 에러 위치 다양식 (σ(χ))과 에러 평가 다항식 (ω(χ))을 계산하기 위하여 16개의 ALU 대신에 1개의 ALU를 사용하였으며, 이들 다항식의 계수를 저장하기 위한 레지스터를 24개 대신에 18개를 사용하였다. VHDL을 이용하여 시뮬레이션을 행하고 FLEX\sup TM\ FPGAF를 이용하여 구현을 행함으로써 제안한 구조에 대한 정확성을 검증하였으며 DVD(Digital Versatile Disc)시스템을 위하여(208,192,17) RS 부호와 (182,172,11) RS 부호에 대한 복호 기능을 갖는 RS 복호기를 0.6㎛의 CMOS TLM Compass\sup TM 라이브러리를 사용하여 게이트 숫자가 약 17,000 이고, 코어 면적이 2.299×2.284(5.25㎟)인 VLSI로 설계함으로써 효용성을 검증하였다. 한편, 설계한 칩은20MHz로 동작함을 확인하여 DVD의 요구조건인 3.74MHz를 만족함을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제46권12호
• /
• pp.30-35
• /
• 2009

본 논문에서는 3GPP (third generation partnership project) 릴리즈 7 고속 패킷 접속 에볼루션 규격에 포함된 기능 중 기지국 수용 능력 향상, 지연 시간 단축, 그리고 단말소비 전력 감소를 목적으로 새롭게 추가된 연속적인 패킷 연결 프로토콜의 유연한 설계 구조에 대한 것이다. 상기 프로토콜이 3GPP 고속 패킷 접속 규격 기준으로 새롭게 추가된 기능임에 착안하여, 기존 설계 및 검증된 고속 패킷 접속 플랫폼에서 최소한의 하드웨어 변경 및 추가만으로 상기 프로토콜이 구현되도록 고려하였다. 상기 제안된 연속적인 패킷 연결 프로토콜은 비연속적인 송/수신 모드 관련 신호 생성부와 기존 고속 패킷 접속 플랫폼과의 연동을 위한 인터페이스부로 구분된다. 마지막으로 제안된 연속적인 패킷 연결 프로토콜은 셀룰러 이동통신 분야에 적합하도록 규정화된 검증 단계에 따라 기존 고속 패킷 접속 FPGA 단말 모뎀 플랫폼 상에서 다양한 시나리오에 따라 검증되었다.

• 대한전자공학회논문지TC
• /
• 제43권1호
• /
• pp.49-56
• /
• 2006

본 논문에서는 2003년 표준화된 저속, 저전력, 저가의 근거리 무선 통신망(WPAN, Wireless Personal Area Network)기술로서 유비쿼터스 센서 네트워크를 위한 IEEE 802.15.4 LR-WPAN 표준의 2.4GHz 대역의 물리계층에 대한 설계 및 검증에 관해 기술하였다. IEEE 802.15.4 LR-WPAN 표준에서 제시하는 주파수 tolerance 인 ${\pm}40ppm$을 만족하는 반송파 주파수 옵셋 보상 방법과 다양한 유비쿼터스 센서 네트워크 환경에 적절하게 반응하기 위한 임계값 재 설정 방법의 적응형 정합 필터에 기반한 심볼 동기부를 설계하였다. 본 논문에서 제안한 방법에 의해 동기를 위한 연산량이 i, q 위상에서 각각 1/l6으로 감소가 되었으며, 약 0.5dB의 성능 향상을 얻을 수 있었다. 하드웨어 구현은 verilog HDL을 사용하였고, FGPA를 이용한 테스트 보드를 통해 성능 검증을 수행하였다.