• 융합신호처리학회논문지
• /
• 제14권3호
• /
• pp.191-204
• /
• 2013

본 논문에서는 대전상관기의 상관결과에 나타난 유사 DC 성분과 위상의 0도 집중현상을 해결하기 위해 정교한 지연추적을 담당하는 메모리설정과 FFT 계산모듈의 under/overflow 문제를 살펴보는 실험결과를 고찰하였다. 상관기의 정교한 지연추적에는 링버퍼 메모리가 사용되고 있는데, 이 메모리의 데이터 읽기/쓰기 주소의 부적절한 설정으로 인해 상관출력에서 강한 유사 DC 성분이 생성되는 것을 확인하였으며, 포트/스트림이 변경될 때의 1 세그먼트 데이터를 상관처리에 사용하지 않도록 메모리 설정을 수정하였다. 그리고 상관결과에서 대역폭 시작채널의 위상이 0도에 집중되는 현상은 FFT 모듈의 스케일링 값이 적절하지 않았을 때 발생하는 under/overflow의 효과임을 시험을 통해 확인하였으며, 이 문제의 개선방법에 대해 논하였다. 정교한 지연추적의 메모리 설정을 수정하고 적절한 값의 FFT 스케일링 값을 사용하여, 실제 전파천문 관측데이터에 대하여 상관처리 시험을 수행한 결과, 이전보다 개선된 신호대잡음비(SNR)와 향상된 전파세기를 얻을 수 있었다.

• 융합신호처리학회논문지
• /
• 제13권4호
• /
• pp.166-172
• /
• 2012

일반적인 파고 측정 시스템은 스펙트럼 분석을 통하여 파고를 측정한다. 하지만 스펙트럼 분석은 fast fourier transform(FFT)을 이용하기 때문에 구조가 복잡하며, 또한 FFT를 사용하기 위해서는 먼저 데이터를 저장해야 하기 때문에 실시간 처리가 어렵다. 본 논문에서는 칼만필터와 관성센서를 사용하여 실시간으로 데이터를 처리하는 알고리즘을 개발하고 성능을 평가하였다. 칼만필터 이론은 비교적 복잡한 알고리즘이지만 FFT를 사용하는 것에 비하여 간단하며, 가속도 데이터를 적분하여 위치를 효율적으로 추정할 수 있다. 하지만 가속도 데이터를 적분할 때 오차의 누적이 발생되는데, 파고의 특징을 이용한 알고리즘을 개발하여 누적오차 문제를 해결하였다. 본 논문에서는 다양한 조건의 해파를 모델링하여 성능평가를 수행하였으며, 실험을 통하여 풍랑측정에 한해서 평균 오차율 3.5%로 우수한 측정 성능을 확인할 수 있었다.

• 대한의용생체공학회:의공학회지
• /
• 제6권2호
• /
• pp.15-22
• /
• 1985

We have developed a microprogramir!able signal processor for real-time ultrasonic signal processing. Processing speed was increased by the parallelism in horizontal microprogram using 104bits microcode and the Pipelined architecture. Control unit of the signal processor was designed by microprogrammed architec- ture and writable control store (WCS) which was interfaced with host computer, APPLE- ll . This enables the processor to develop and simulate various digital signal processing algorithms. The performance of the processor was evaluated by the Fast Fourier Transform (FFT) program. The execution time to perform 16 bit 1024 points complex FF7, radix-2 DIT algorithm, was about 175 msec with IMHz master Clock. We can use this processor to Bevelop more efficient signal processing algorithms on the biological signal processing.

• ETRI Journal
• /
• 제30권3호
• /
• pp.451-460
• /
• 2008

Recently, the power consumption of integrated circuits has been attracting increasing attention. Many techniques have been studied to improve the power efficiency of digital signal processing units such as fast Fourier transform (FFT) processors, which are popularly employed in both traditional research fields, such as satellite communications, and thriving consumer electronics, such as wireless communications. This paper presents solutions based on parallel architectures for high throughput and power efficient FFT cores. Different combinations of hybrid low-power techniques are exploited to reduce power consumption, such as multiplierless units which replace the complex multipliers in FFTs, low-power commutators based on an advanced interconnection, and parallel-pipelined architectures. A number of FFT cores are implemented and evaluated for their power/area performance. The results show that up to 38% and 55% power savings can be achieved by the proposed pipelined FFTs and parallel-pipelined FFTs respectively, compared to the conventional pipelined FFT processor architectures.

• 전산구조공학
• /
• 제10권4호
• /
• pp.185-193
• /
• 1997

대형 건축물의 진동과 같은 초저주파 진동특성의 해석을 수행하기 위해서는 측정대상 및 측정조건, 그리고 목적으로 하는 측정요소에 적합한 측정시스템이 구축되어야 하며, 구축된 측정시스템으로부터 얻어진 극히 제한된 유한량의 데이터로부터 목적하는 특성요소를 추출하기 위한 정밀한 데이터분석기술이 요구된다. 따라서, 본 연구에서는 고신뢰성을 저주파진동 특성의 분석을 위한 효과적인 데이터처리기법의 개발을 목표로, 측정조건에 따른 저주파진동 해석의 문제점을 분석하고, FFT법과 MEM법의 저주파응답 특성을 비교하였으며, 비교결과를 토대로 저주파진동 해석에 적합한 알고리즘을 결정하였다. 또한, 결정된 분석 알고리즘의 성능을 명확히 하여 정밀분석을 위한 측정데이터의 최적조건을 제시하였다.

• Journal of Advanced Marine Engineering and Technology
• /
• 제36권4호
• /
• pp.504-511
• /
• 2012

본 연구에서는 FMCW타입의 레이더 레벨 트랜스미터의 송 수신 신호간 주파수 차인 비트 주파수를 이용한 레벨 측정 장치를 구현하고자 한다. 레벨 정보를 나타내는 비트 주파수는 FFT(Fast Fourier Transform)과정을 통해 해석되며, 주파수 정밀도를 향상시키기 위해 Zoom FFT 기법을 적용하였다. Zoom FFT는 신호 처리 장치의 설계 초기에 결정되는 샘플링 주파수나 샘플링 데이터 수를 변경하지 않고도 주파수 분해능을 개선할 수 있는 장점을 가지며, Zoom FFT를 적용함으로써 146.5[mm]이던 거리 분해능을 5[mm]의 거리 분해능으로 크게 개선하였다. 또한, 스플라인 보간법을 활용하여 FFT point 수를 늘임으로써 레벨 측정 오차를 개선할 수 있었다. Zoom FFT를 적용한 거리 측정 방식의 유효성을 검증하기 위하여 1[mm] 단위로 거리 조정이 가능한 실험 장치를 제작하였으며, 실험을 통해 700~2,000[mm]의 거리에서 ${\pm}2$[mm] 이내의 측정 오차로 정밀 측정이 가능함을 확인하였다.

• Journal of information and communication convergence engineering
• /
• 제10권2호
• /
• pp.162-167
• /
• 2012

This paper proposes a speech processing system based on a model of the human auditory system and a noise reduction neural network with fast Fourier transform (FFT) amplitude and phase spectrums for noise reduction under background noise environments. The proposed system reduces noise signals by using the proposed neural network based on FFT amplitude spectrums and phase spectrums, then implements auditory processing frame by frame after detecting voiced and transitional sections for each frame. The results of the proposed system are compared with the results of a conventional spectral subtraction method and minimum mean-square error log-spectral amplitude estimator at different noise levels. The effectiveness of the proposed system is experimentally confirmed based on measuring the signal-to-noise ratio (SNR). In this experiment, the maximal improvement in the output SNR values with the proposed method is approximately 11.5 dB better for car noise, and 11.0 dB better for street noise, when compared with a conventional spectral subtraction method.

• 대한의용생체공학회:의공학회지
• /
• 제6권2호
• /
• pp.13-14
• /
• 1985

We have developed a microprogramir!able signal processor for real-time ultrasonic signal processing. Processing speed was increased by the parallelism in horizontal microprogram using 104bits microcode and the Pipelined architecture. Control unit of the signal processor was designed by microprogrammed architec- ture and writable control store (WCS) which was interfaced with host computer, APPLE- ll . This enables the processor to develop and simulate various digital signal processing algorithms. The performance of the processor was evaluated by the Fast Fourier Transform (FFT) program. The execution time to perform 16 bit 1024 points complex FF7, radix-2 DIT algorithm, was about 175 msec with IMHz master Clock. We can use this processor to Bevelop more efficient signal processing algorithms on the biological signal processing.

• 한국컴퓨터정보학회논문지
• /
• 제10권5호
• /
• pp.313-322
• /
• 2005

본 논문에서는 TMS302C6711을 기본 프로세서로 사용하는 DSP Starter Kit(DSK)를 이용하여 병렬신호처리시스템의 성능을 측정하는 성능 모니터를 구현하고 검증한다. 이 성능 모니터의 특징은 DSP/BIOS의 기능 및 실시간 데이터 전송을 위한 RTDX(Real Time Data Exchange)를 사용하여 DSP 작업부하, 메모리 이용률, 그리고 브릿지 트래픽 등과 같은 병렬신호처리시스템의 성능 평가 척도를 측정할 수 있다는 것이다. 시뮬레이션에서는 DSP 알고리즘에서 널리 사용하는 FFT, 2D FFT, Matrix Multiplication, Fir Filter를 사용한다. 하나의 웨이브 파일에서 각각 다른 주기와 데이터 크기, 버퍼크기에 따른 결과를 성능 모니터와 TI(Texas Instrument)사의 코드 컴포저 스투디오로 측정한다. 그리고 그 결과를 비교함으로써 본 논문에서 구현한 성능 모니터의 정확성을 검증한다.

• 융합신호처리학회논문지
• /
• 제14권4호
• /
• pp.255-260
• /
• 2013

본 논문에서는 대전상관기의 상관결과 정밀도 향상을 위해 FFT 모듈의 유효비트 확장에 관해 고찰한다. FPGA를 기반으로 하는 대전상관기는 데이터처리의 고속화를 위해 FFT 연산을 고정소수점으로 구현하였다. 그러나 상관결과에서 연산비트의 부족으로 인해 대역폭의 낮은 주파수 영역에서 위상의 0도 집중현상이 발생하고 있다. 이 현상은 관측천체를 분석할 때 위상 집중현상을 제외시키기 때문에 데이터 손실과 같은 효과를 주어 상관결과의 정밀도에 영향을 주고 있다. 따라서 상관결과의 정밀도 향상을 위해 FPGA의 주어진 리소스 범위 내에서 기존 FFT 모듈의 16비트 연산보다 비트수를 확장할 수 있는지에 대한 시뮬레이션을 수행하였다. 시뮬레이션 결과를 통하여 사용한 FPGA 리소스 범위 내에서 FFT 모듈의 유효비트 수는 확장할 수 있으며, FFT 모듈의 20-bit 연산비트가 실험결과의 비교를 통하여 상관결과의 정밀도를 향상시키는데 유효한 것으로 확인되었다.